基于FPGA數(shù)字集成電路的可測性實現(xiàn).pdf_第1頁
已閱讀1頁,還剩75頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、如今,集成電路產(chǎn)業(yè)飛速發(fā)展,IC產(chǎn)品變得功能多、速度快、功耗低、封裝微型化的同時,問題也隨之而來:第一,IC功能增多,一個芯片往往集成了數(shù)百萬至數(shù)千萬不止的元器件,引腳數(shù)目增多,集成度增高;第二,封裝技術(shù)復雜化、微型化致使每個單元之間的連線越加狹窄,引腳間越加細密。這些無疑都增加了IC測試的時間、功耗與難度,降低了芯片物理訪問性。傳統(tǒng)基于物理接觸的測試技術(shù)根本無法跟上1C發(fā)展的步調(diào),IC測試遭遇瓶頸。在此背景下,可測性設計方法被提出,并

2、以其簡捷、自動化的特點高效的克服了上述問題,被迅速推廣應用于各個領(lǐng)域。
  本文的主要工作是采用IEEE1149.1標準實現(xiàn)針對數(shù)字電路的邊界掃描自測試結(jié)構(gòu)的設計。通過一個16位狀態(tài)機的邊界掃描控制器協(xié)調(diào)控制各個測試存取通道和各類寄存器模塊,實現(xiàn)測試向量的加載、移位、更新、測試響應的捕獲。最后將測試控制電路、被測電路、測試分析電路整體下載至開發(fā)板,實施對電路故障的診斷,達到自測試的目的。設計中采用LFSR生成一系列二進制偽隨機數(shù)作

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論