數(shù)字集成電路可測試性設計研究與應用.pdf

1、隨著深亞微米技術的應用，芯片的集成度大幅提高，但另一方面工藝制造過程中產生缺陷的概率也隨之提高。因此找出一種能夠檢測出這些缺陷的方法就變得極為重要，可測試性技術應運而生?？蓽y試性設計技術的難點在于時序電路，掃描設計方案可以較好地解決這個難題。隨著時序單元的增多，自適應的掃描方案也逐漸被采用。各種類型的嵌入式存儲器大量集成于數(shù)字芯片中，由于芯片端口的限制，直接測試這些存儲器非常困難。本文在明確上述問題的基礎上對數(shù)字集成電路可測試性設計進行

2、了深入的研究，所提出的設計方法在MAC(Media Access Controller)芯片和EPA(Ethernet for Plant Automation)芯片中進行了應用。
　　 本文詳細論述了時序電路中掃描設計和自適應掃描設計的流程。自適應的掃描壓縮方法在保證故障覆蓋率的前提下，能夠數(shù)十倍的減少測試矢量，進而減少測試所需時間，最終降低芯片成本。本文在MAC和EPA芯片的設計中分別應用了掃描設計和自適應掃描設計，然后對面

3、積和測試矢量加載的時間進行了評估。
　　 在存儲器的測試方面，本文先詳細描述了單端口和雙端口SRAM(static Random AccessMemory)的特性，之后介紹了SRAM中常用的功能故障模型，最后分別給出了單端口和雙端口存儲器內建自測試(Memory Built—In Self—Test，MBIST)的測試策略。對于面向字的存儲器，它的測試方案可從面向位的存儲器測試方法直接擴展而來，只需選擇合適的背景數(shù)據，本文對此做

4、了詳細的論述。
　　 可測試性芯片樣片的掃描功能測試如果利用ATE(Automatic Test Equipment)進行，所需費用是巨大的。本文提出了一種適用于樣片測試的測試平臺，并詳細論述了掃描功能的測試方法。
　　 可測試性設計功能的測試結果表明本文中所述方法是可行的。
　　 本文中的創(chuàng)新點包括：1、研究了單端口和雙端口SRAM以及Register file的特性，提出了針對于面向字的單端口和雙端口SRAM