基于粒子群算法的數(shù)字集成電路測(cè)試生成研究.pdf

1、隨著微電子技術(shù)的進(jìn)步，集成電路的規(guī)模越來(lái)越大，結(jié)構(gòu)也越來(lái)越復(fù)雜，這使得數(shù)字集成電路的測(cè)試生成變得越來(lái)越難。那些傳統(tǒng)的測(cè)試生成算法已不再適用。國(guó)內(nèi)外的許多學(xué)者已經(jīng)提出了“基于遺傳算法的數(shù)字電路的測(cè)試生成算法”。該算法對(duì)于某些電路是非常有效的，在很大程度上縮短了測(cè)試時(shí)間，提高了測(cè)試效率。但它還不是一種普遍適用的有效的算法。本文在基于模擬的測(cè)試生成算法的基礎(chǔ)上利用粒子群算法生成電路的測(cè)試集。 本文以數(shù)字集成電路的測(cè)試生成為研究對(duì)象，采

2、用單固定型故障模型，以提高算法的故障覆蓋率和減少測(cè)試生成時(shí)間為主要目標(biāo)，將一種新型的、結(jié)構(gòu)簡(jiǎn)單的算法—粒子群算法及其改進(jìn)算法，應(yīng)用于組合電路的測(cè)試生成、時(shí)序電路的初始化、時(shí)序電路的測(cè)試序列的生成和測(cè)試集優(yōu)化。本文的主要研究?jī)?nèi)容和所取得的成果如下： 1.將粒子群算法應(yīng)用于組合電路的測(cè)試生成，與基于遺傳算法的測(cè)試生成算法相比，縮短了測(cè)試時(shí)間，提高了故障覆蓋率。表明了算法的有效性。 2.利用粒子群算法進(jìn)行時(shí)序電路的初始化，由于

3、該算法具有內(nèi)在的并行性和選擇性，因此在較短的時(shí)間里就能使盡可能多的觸發(fā)器有確定的狀態(tài)。實(shí)驗(yàn)結(jié)果表明了該算法的可行性。 3.利用粒子群算法進(jìn)行時(shí)序電路測(cè)試序列的生成。實(shí)驗(yàn)結(jié)果表明該算法能有效的提高故障覆蓋率和減少測(cè)試生成時(shí)間。 4.利用粒子群算法優(yōu)化電路的測(cè)試集。時(shí)序電路中觸發(fā)器的數(shù)目越大，測(cè)試序列就越長(zhǎng)，占用很多內(nèi)存空間。該算法能有效的壓縮測(cè)試集，從而得到電路的最小測(cè)試集。實(shí)驗(yàn)結(jié)果表明了算法的有效性和可行性。 5