抗多節(jié)點翻轉(zhuǎn)的存儲器設(shè)計.pdf_第1頁
已閱讀1頁，還剩60頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、隨著集成電路的迅猛發(fā)展，制造工藝尺寸進入了納米級，使得集成電路系統(tǒng)越來越容易受到來自地面環(huán)境和太空環(huán)境中輻射效應(yīng)特別是單粒子翻轉(zhuǎn)（SEU）的影響。而靜態(tài)隨機存儲器（SRAM）因其速度快、功耗低等優(yōu)良性能也隨著工業(yè)的發(fā)展而占據(jù)越來越重要的位置，然而它也是集成電路系統(tǒng)中對SEU最為敏感的部分，因此業(yè)界也一直在尋找行之有效的SRAM抗輻射加固技術(shù)。
　　本文首先研究分析了SRAM工藝級加固、版圖級加固、系統(tǒng)級加固和電路級加固方案以及各個

2、抗SEU加固存儲單元工作機理?；谀壳凹{米工藝尺寸下這些加固存儲單元鮮有抗多節(jié)點翻轉(zhuǎn)能力，本文最終采用改進的DICE單元即TDICE單元設(shè)計了具有抗多節(jié)點翻轉(zhuǎn)能力的容量為128x8bit的SRAM。本文詳細研究了TDICE單元的性能及SMIC65nm標準單元庫的建庫流程，將TDICE按照標單元庫的設(shè)計要求設(shè)計為標準庫單元，并通過了驗證使其能夠被EDA工具識別。其次詳細介紹了SRAM外圍電路的設(shè)計，并進行了各電路的功能仿真驗證，然后將各部

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論