基于增益單元的抗輻射嵌入式存儲器研究.pdf

1、在空間環(huán)境中，高能粒子入射到半導(dǎo)體材料中產(chǎn)生大量電子-空穴對，引發(fā)總劑量效應(yīng)和單粒子效應(yīng)，使電子系統(tǒng)時(shí)刻面臨輻射效應(yīng)的威脅。單粒子效應(yīng)使電子系統(tǒng)中的數(shù)據(jù)發(fā)生錯(cuò)誤，導(dǎo)致控制系統(tǒng)和整個(gè)航天器發(fā)生故障。在航天器的電子系統(tǒng)中，占據(jù)芯片大部分面積的嵌入式存儲器受單粒子效應(yīng)的影響最為嚴(yán)重，是最脆弱的器件。
　　當(dāng)前基于6T SRAM單元的嵌入式存儲器的抗輻射加固普遍會(huì)導(dǎo)致存儲器面積的大幅增加，最終使得電子系統(tǒng)的面積和成本大幅增加。另一方面，由

2、于6T SRAM單元讀寫操作的比率特性，其數(shù)據(jù)穩(wěn)定性隨工藝的發(fā)展而迅速下降。傳統(tǒng)的基于6T SRAM單元的抗輻射嵌入式存儲器存在明顯的不足。本文基于增益單元結(jié)構(gòu)，對抗輻射嵌入式存儲器進(jìn)行了深入研究，取得的主要成果如下。
　　首先，提出一種基于增益單元的抗總劑量效應(yīng)(TID)和單粒子閂鎖(SEL)加固的4P eDRAM單元。通過對增益單元的特性分析以及TID效應(yīng)和SEL效應(yīng)的原理的分析，提出一種新的抗TID/SEL加固的嵌入式存儲單

3、元。對4P eDRAM單元進(jìn)行了詳細(xì)的分析，采用高閾值(H-VT)寫訪問管技術(shù)、負(fù)字線電壓技術(shù)(NWL)、差分結(jié)構(gòu)和電壓上拉技術(shù)(VBT)來改進(jìn)存儲單元的讀寫性能和數(shù)據(jù)保持時(shí)間。該存儲單元與邏輯兼容，可以采用標(biāo)準(zhǔn)CMOS工藝，具有較好的存儲性能和較小的存儲單元面積。
　　其次，提出雙模冗余(DMR)和列向比特間隔(CDBI)相結(jié)合的抗單粒子翻轉(zhuǎn)(SEU)和多位翻轉(zhuǎn)(MCU)的加固技術(shù)。通過對4P eDRAM單元的SEU特性和MCU

4、特性的研究，提出采用DMR技術(shù)對4P eDRAM單元實(shí)現(xiàn)抗DMR加固。研究了DMR加固后的HGC eDRAM單元的MCU特性，提出CDBI技術(shù)使HGC eDRAM單元中的二個(gè)子單元在物理上隔離，實(shí)現(xiàn)抗MCU加固。仿真結(jié)果證實(shí)，HGC eDRAM單元能夠在線性能量傳輸值(LET)為120 MeV?cm2/mg的單粒子效應(yīng)下，依然能夠讀出正確的數(shù)據(jù)，實(shí)現(xiàn)良好的抗SEU和MCU性能。對HGC eDRAM單元以及傳統(tǒng)的基于6T SRAM單元的抗

5、輻射加固方案進(jìn)行了對比分析，結(jié)果表明HGC eDRAM單元能夠?qū)崿F(xiàn)良好的抗輻射加固性能，同時(shí)具有較小的存儲單元面積。
　　第三，提出一種降低刷新功耗的自適應(yīng)刷新周期(ARP)控制系統(tǒng)。研究了 HGC eDRAM的靜態(tài)功耗和刷新功耗，根據(jù)溫度和訪問特性對 HGC eDRAM單元數(shù)據(jù)保持時(shí)間的影響，提出一種基于Replica技術(shù)的ARP控制系統(tǒng)。采用ARP控制系統(tǒng)，存儲器在高溫下以較高的頻率進(jìn)行刷新，在低溫下以較低的頻率進(jìn)行刷新，降低

6、了HGC eDRAM的刷新功耗。在65oC以下溫度，相比于傳統(tǒng)的固定刷新頻率的方法，將刷新功耗降低99.72％。同時(shí)，ARP控制系統(tǒng)實(shí)現(xiàn)較低的探測誤差和較小的探測功耗。
　　最后，提出一種基于分段交錯(cuò)的隱式刷新方法。為了解決傳統(tǒng)的刷新方法導(dǎo)致外部訪問產(chǎn)生較大的延遲，以及訪問帶寬可用率下降的問題，提出一種分段交錯(cuò)的隱式刷新方法。分段交錯(cuò)的刷新方法避免了外部訪問和內(nèi)部刷新的沖突，使外部訪問能實(shí)時(shí)進(jìn)行，降低了刷新周到的訪問延遲，同時(shí)將訪