

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、在半導體制造過程中,光刻技術(shù)是集成電路的關(guān)鍵技術(shù)之一,在整個產(chǎn)品制造中是重要的經(jīng)濟影響因子,光刻成本占據(jù)了整個制造成本的30~35%。光刻技術(shù)也是決定了集成電路按照摩爾定律發(fā)展的一個重要原因。隨著光刻工藝圖形線寬越來越小,光刻圖形線寬值及其均勻性問題對工業(yè)生產(chǎn)影響越來越大。半導體進入“亞波長”光刻以來,光學臨近校正(Optical ProximityCorrection,OPC)技術(shù)就得到廣泛應(yīng)用。從0.18um的基于規(guī)則的OPC到0.
2、13um基于模型的OPC,再到最近Intel發(fā)布了32/28nm的CPU,可以說目前生產(chǎn)的每顆先進制程的芯片都應(yīng)用到了OPC技術(shù)。而由于芯片設(shè)計的復雜度隨著節(jié)點呈現(xiàn)指數(shù)上升,同時OPC模型也越來越復雜。不可避免每個設(shè)計在制造廠的OPC運行時間越來越長,所需要的CPU也越來越多?,F(xiàn)代社會產(chǎn)品競爭激烈,時間對于客戶來說至關(guān)重要。設(shè)計公司希望自己的產(chǎn)品能盡可能早的投放市場贏得先機。這就對半導體代工企業(yè)(foundry)要求越來越高,以至于每一
3、步生產(chǎn)的時間都要精確控制。這就要求foundry OPC部門盡最大努力壓縮OPC運行時間。而由于foundry需要運行來自很多公司的設(shè)計版圖,版圖設(shè)計千變?nèi)f化。有時候foundry一套程序無法考慮到所有情況,這樣出來的OPC版圖總可能存在修正錯誤或修正不足的情況。這會在每片晶圓上產(chǎn)生錯誤。而由于每個基于模型的OPC程序運行時間很長,優(yōu)化程序后重新運行代價有時過大,會延遲時間計劃。在本論文中,我們介紹了和OPC緊密聯(lián)系的光刻機的原理和工藝
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 65nm SRAM的設(shè)計.pdf
- 65nm溝槽刻蝕工藝研發(fā).pdf
- 基于65nm DDR PHY數(shù)字后端設(shè)計方法的研究.pdf
- 65nm產(chǎn)品失效分析方法及良率的提升.pdf
- 65nm光罩數(shù)據(jù)制備流程的研究.pdf
- 65nm光罩數(shù)據(jù)制備流程的研究
- 65nm NOR型閃存芯片RTS噪聲研究.pdf
- 65nm NOR Flash工藝整合技術(shù)研究.pdf
- 65nm內(nèi)嵌FPGA振蕩器的設(shè)計與實現(xiàn)方法的研究.pdf
- 基于65nm CMOS工藝的高速SRAM設(shè)計.pdf
- 基于65nm CMOS的快速響應(yīng)LDO設(shè)計.pdf
- 應(yīng)用于Cache的65nm高速SRAM設(shè)計.pdf
- 65nm SoC芯片低功耗設(shè)計的物理實現(xiàn).pdf
- 基于65nm工藝的256Bit eFuse設(shè)計.pdf
- 65nm體硅CMOS工藝下單粒子瞬態(tài)效應(yīng)加固方法的研究.pdf
- 基于65nm的低功耗設(shè)計與等價性驗證.pdf
- 65nm閃存基準電壓調(diào)整算法的應(yīng)用和改進.pdf
- 基于65nm工藝的Rijndael加密算法ASIC設(shè)計.pdf
- 65nm高性能SRAM體系架構(gòu)及電路實現(xiàn).pdf
- 基于65nm工藝新型SRAM存儲單元設(shè)計.pdf
評論
0/150
提交評論