應(yīng)用于三維疊層封裝的硅通孔(TSV)建模及傳熱和加載分析.pdf

1、隨著時代的發(fā)展，人們需要尺寸更小，功耗更低，性能更好的IC產(chǎn)品。電子封裝技術(shù)從單層芯片的二維封裝發(fā)展到多層芯片的三維堆疊。封裝工藝也從引線鍵合發(fā)展到TSV(硅通孔)工藝。
　　 與此同時，三維疊層IC有很多關(guān)鍵性的問題，如：設(shè)計準(zhǔn)則和應(yīng)用軟件不是普遍的適用，缺乏檢測方法和應(yīng)用設(shè)備，速率快的芯片和速率慢的芯片一起集成，大芯片和小芯片的集成，封裝時要更小的焊球連接，芯片打薄處理過程的工藝，熱處理問題，缺乏三維基礎(chǔ)知識和標(biāo)準(zhǔn)等問題。而

2、TSV技術(shù)必須在三維集成電路上實現(xiàn)，TSV技術(shù)的費用比引線鍵合技術(shù)更貴，TSV的大批量生產(chǎn)還不成熟，TSV技術(shù)要求更小的焊球，制作通孔時填充的銅與硅片導(dǎo)致熱膨脹系數(shù)(CTE)失配，TSV技術(shù)的散熱和應(yīng)力問題等。所以傳熱問題和受力穩(wěn)定性問題，成為限制疊層封裝工藝發(fā)展的一大難題。本文基于疊層封裝原理，做了以下工作：
　　 1.用ANSYS仿真軟件分別建立單層功率芯片的金線鍵合工藝封裝模型和基于倒裝焊的TSV工藝封裝模型。代入?yún)?shù)，對

3、兩種工藝模型進行傳熱仿真分析，比較兩種工藝模型所得的最高溫度。發(fā)現(xiàn)在等效TSV間距情況下，TSV工藝模型的溫度比金線鍵合工藝模型的溫度要低0.4～0.8℃，得出TSV工藝模型的散熱效果更好的結(jié)論。
　　 2.利用熱阻原理建立兩種工藝模型的熱路圖，得出熱阻方程，比較兩種工藝熱阻大小。發(fā)現(xiàn)TSV工藝模型散熱效果更好的原因是該工藝的熱阻更小所致。
　　 3.分析以上模型的不足，建立更符合實際的模型并做傳熱仿真，發(fā)現(xiàn)新模型里仍然