版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、在電動(dòng)機(jī)高精度調(diào)速領(lǐng)域,鎖相伺服技術(shù)是應(yīng)用得比較廣泛的一種方案。它的具體實(shí)現(xiàn)方法分別有基于DSP的軟件鎖相環(huán)法、基于FPGA的數(shù)字鎖相環(huán)法和鎖相環(huán)專用芯片法三種。其中鎖相環(huán)專用芯片法由于使用簡(jiǎn)單,不需要專門(mén)的鎖相環(huán)知識(shí),因此應(yīng)用得最廣泛,但是使用專用芯片有很多問(wèn)題,配置不夠靈活。而用FPGA實(shí)現(xiàn)鎖相環(huán)控制,不僅解決了專用芯片配置不靈活的問(wèn)題,而且比軟件鎖相環(huán)運(yùn)算速度更快,使用FPGA還能減小外圍電路的復(fù)雜程度,提高系統(tǒng)的抗干擾能力。因此
2、本文對(duì)基于FPGA的全數(shù)字鎖相環(huán)電機(jī)調(diào)速系統(tǒng)進(jìn)行了探究,并提出了一種全新的全數(shù)字鎖相環(huán)電機(jī)調(diào)速方案。
首先,對(duì)鎖相環(huán)基本結(jié)構(gòu)和工作原理進(jìn)行了詳細(xì)的介紹,然后介紹了鎖相環(huán)在電機(jī)調(diào)速中的應(yīng)用,分析了鎖相環(huán)電機(jī)調(diào)速系統(tǒng)中的一些問(wèn)題和技術(shù)難題。
其次,針對(duì)鎖相環(huán)電機(jī)調(diào)速系統(tǒng)的要求,提出了系統(tǒng)的整體設(shè)計(jì)方案,按照方案設(shè)計(jì)了硬件部分和軟件部分,其中硬件部分包括FPGA+DSP控制板卡和電機(jī)H橋驅(qū)動(dòng)電路,軟件部分為FPGA程序模塊
3、,包括改進(jìn)鑒頻鑒相器、FIR環(huán)路濾波器、自適應(yīng)PI控制器以及PWM生成模塊。
再次,對(duì)電機(jī)及驅(qū)動(dòng)和FPGA中各鎖相環(huán)模塊建立了數(shù)學(xué)模型,按照建立的數(shù)學(xué)模型對(duì)系統(tǒng)控制器的參數(shù)進(jìn)行了設(shè)計(jì)求解,分析了飽和特性和量化效應(yīng)對(duì)系統(tǒng)的響應(yīng)狀態(tài)的影響,并分析了自適應(yīng)控制器加快系統(tǒng)響應(yīng)速度的作用。
最后,在設(shè)計(jì)的實(shí)驗(yàn)平臺(tái)上,對(duì)鎖相環(huán)調(diào)速系統(tǒng)進(jìn)行了實(shí)驗(yàn),驗(yàn)證了設(shè)計(jì)的改進(jìn)鑒頻鑒相器、FIR波器、自適應(yīng)PI控制器和PWM生成模塊的功能,并測(cè)
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì)與研究.pdf
- FPGA內(nèi)全數(shù)字延時(shí)鎖相環(huán)的設(shè)計(jì).pdf
- 基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 全數(shù)字鎖相環(huán)設(shè)計(jì)
- 基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)與應(yīng)用.pdf
- 全數(shù)字鎖相環(huán)的設(shè)計(jì)
- 基于FPGA的新型全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 智能全數(shù)字鎖相環(huán)的設(shè)計(jì)
- 應(yīng)用于十萬(wàn)門(mén)FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì).pdf
- 系統(tǒng)芯片中的全數(shù)字鎖相環(huán)設(shè)計(jì).pdf
- 基于TDC的全數(shù)字鎖相環(huán)研究與設(shè)計(jì).pdf
- 基于0.18μmcmos工藝的全數(shù)字鎖相環(huán)設(shè)計(jì)
- 三階全數(shù)字鎖相環(huán)技術(shù)研究與FPGA設(shè)計(jì).pdf
- 基于線性增強(qiáng)TDC的全數(shù)字鎖相環(huán)設(shè)計(jì).pdf
- 基于游標(biāo)環(huán)形的全數(shù)字鎖相環(huán)研究與設(shè)計(jì).pdf
- 基于fpga的數(shù)字鎖相環(huán)設(shè)計(jì)[開(kāi)題報(bào)告]
- 全數(shù)字鎖相環(huán)電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 全數(shù)字鎖相環(huán)的vhdl設(shè)計(jì)【文獻(xiàn)綜述】
- 全數(shù)字鎖相環(huán)的vhdl設(shè)計(jì)【開(kāi)題報(bào)告】
- 基于FPGA的數(shù)字鎖相環(huán)設(shè)計(jì)與實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論