版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、隨著集成電路制造工藝的進步和電路規(guī)模的擴大,芯片設(shè)計進入片上系統(tǒng)(System on a Chip,SoC)時代。由于片上系統(tǒng)嵌入了各種芯核,出現(xiàn)了測試數(shù)據(jù)上升、測試芯核難以控制等問題。內(nèi)建自測試(Built-in Self-Test,BIST)方法通過在芯片內(nèi)部集成少量的邏輯電路實現(xiàn)對電路的測試,被認為是解決SoC測試問題的一種有效的可測試性設(shè)計方法,已經(jīng)成為電路測試技術(shù)領(lǐng)域新的研究熱點。
BIST設(shè)計目標(biāo)是采用少量的硬件開
2、銷,在較短的時間內(nèi)完成故障覆蓋率較高的測試,即BIST硬件開銷要小,測試時間要短,故障覆蓋率要高。另外,由于測試模式下的輸入序列之間缺乏相關(guān)性,因此測試模式下的功耗比功能模式下的功耗要高,這將使測試功耗很容易超標(biāo),導(dǎo)致芯片損壞,因此降低測試功耗也是BIST的又一個設(shè)計目標(biāo)。
本論文以測試硬件開銷、測試時間以及測試功耗作為BIST的測試成本,對確定性的BIST方案進行了優(yōu)化研究,主要工作包括:
?。?)扭環(huán)計數(shù)器(Twi
3、sted Ring Counter,TRC)特性研究。從TRC所產(chǎn)生的序列入手,對TRC的冗余特性、跳變計數(shù)(功耗)特性以及TRC種子的等價特性進行了深入細致地研究,得到的有關(guān)TRC性質(zhì)將被用來指導(dǎo)基于TRC的確定性BIST設(shè)計。
(2)針對低測試數(shù)據(jù)的確定性BIST,對基于TRC垂直壓縮的確定性BIST進行了研究。首先,提出了一種適用于計數(shù)器作為BIST的向量產(chǎn)生器的垂直壓縮算法/種子選擇算法,該算法利用測試集中的測試向量來
4、計算所需要的種子,因此,在設(shè)計BIST結(jié)構(gòu)時只需存儲少量的種子,而不是全部的測試集;其次,由于在每個種子所生成的測試序列中包含有大量的冗余向量,為了刪除測試過程中所生成的冗余序列,本論文給出了一種不影響測試數(shù)據(jù)的冗余序列刪除算法,它利用前后兩個種子所生成的最后一個非冗余序列片段的位置差來決定是否刪除后一個種子的冗余序列片段;最后,由于在TRC向量產(chǎn)生器設(shè)計中使用了被測電路(Circuit under Test,CUT)內(nèi)部自身的觸發(fā)器,
5、這些內(nèi)部觸發(fā)器不再具有像傳統(tǒng)的掃描結(jié)構(gòu)的響應(yīng)捕獲功能,因此需要對觸發(fā)器的輸出以及被測電路的原始輸出進行響應(yīng)壓縮,本論文給出了一種低硬件開銷的響應(yīng)壓縮器結(jié)構(gòu),該響應(yīng)壓縮器由一個AND、OR和XOR構(gòu)成的基本樹空間壓縮器和一個MISR時間壓縮器構(gòu)成,由于在基本樹空間壓縮器中除了包含AND和OR之外,還增加了XOR,因此壓縮效率和硬件開銷都可得到優(yōu)化。
?。?)針對低測試數(shù)據(jù)和短測試時間的確定性BIST,對基于TRC二維壓縮的確定性B
6、IST進行了研究。結(jié)合基于TRC垂直壓縮算法和冗余刪除算法,設(shè)計了兩種以優(yōu)化測試數(shù)據(jù)和測試時間的二維壓縮的確定性BIST方案:第一種是將輸入精簡技術(shù)和基于TRC垂直壓縮技術(shù)相結(jié)合,提出了一種有效地二維壓縮方案,該方案采用基于TRC垂直壓縮實現(xiàn)測試向量個數(shù)的減少,以及利用輸入精簡技術(shù)實現(xiàn)測試向量位數(shù)的減少,從而顯著地減少確定性測試向量集的長度和寬度,由于輸入精簡技術(shù)壓縮了TRC種子的寬度,并且提出的冗余刪除方案的實施,因此該方案能夠有效的
7、減少測試數(shù)據(jù)和測試時間,但是需要調(diào)整輸入端順序;第二種是將LFSR重播種和基于TRC垂直壓縮技術(shù)相結(jié)合,提出了一種基于LFSR重播種的二維壓縮方案,這里每個LFSR種子首先被解碼成一個TRC種子,再由TRC種子產(chǎn)生測試向量,理論分析表明,編碼一個含有smax個確定位的TRC種子所需的LFSR長度從smax+20減小到smax+2,提高了編碼效率,在設(shè)計BIST結(jié)構(gòu)時,只需存儲LFSR種子,而不是TRC種子,因此,該方案能夠有效的減少測試
8、數(shù)據(jù),此外,采用在預(yù)指定階段產(chǎn)生冗余標(biāo)記矢量,減少了每個TRC種子所產(chǎn)生序列片段的個數(shù),因此縮短了測試時間。
?。?)針對低測試數(shù)據(jù)、短測試時間和低測試功耗的確定性BIST,對基于可重構(gòu)TRC和基于LFSR掃描切片重疊的確定性BIST進行了研究。在可重構(gòu)TRC確定性BIST方面,結(jié)合基于TRC垂直壓縮算法,設(shè)計了兩種以優(yōu)化測試功耗的可重構(gòu)確定性BIST方案,兩種方案都是通過有選擇的凝固部分輸入端而實現(xiàn)的,其中,第一種方案通過排序
9、輸入端將滿足凝固條件的輸入端放置在掃描輸出端口的一端,并且對所有輸入端進行分組,實現(xiàn)部分重播種和部分輸入端凝固功能,從而減少了測試功耗以及測試數(shù)據(jù);第二種方案通過改進傳統(tǒng)的掃描單元結(jié)構(gòu),使其不僅具有掃描功能,而且具有旁路功能,實現(xiàn)只有一半輸入端工作,而另一半輸入端凝固,從而減少了測試功耗,此外,由于采用了“奇全偶半”的重播種方式,因此,具有偶數(shù)序號的種子只需要一半的測試數(shù)據(jù)存儲,從而減少了測試數(shù)據(jù)。在基于LFSR掃描切片重疊的確定性BI
10、ST方面,提出了一種掃描切片劃分的優(yōu)化方案,實現(xiàn)了測試數(shù)據(jù)和測試功耗的減少,首先,利用輸入精簡技術(shù)對所有輸入端進行分組,在每個相容組中挑選一個輸入構(gòu)成掃描鏈,以便減少掃描鏈的長度,進而減少需要存儲的控制向量的測試數(shù)據(jù)以及測試時間;接著,針對掃描切片劃分方案提出了一種輸入端隨機排序算法對經(jīng)過輸入精簡技術(shù)所得到的相容輸入集進行優(yōu)化排序,以便優(yōu)化測試功耗以及測試數(shù)據(jù);最后,提出了一種以含有最大確定位的掃描切片為開始掃描切片的最優(yōu)掃描切片劃分算
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 確定性邏輯內(nèi)建自測試技術(shù)研究.pdf
- NoC系統(tǒng)的內(nèi)建自測試(BIST)技術(shù)研究.pdf
- 低功耗內(nèi)建自測試(BIST)設(shè)計技術(shù)的研究.pdf
- 一種低功耗確定性內(nèi)建自測試技術(shù)研究與實現(xiàn).pdf
- 數(shù)字電路內(nèi)建自測試(BIST)設(shè)計與測試調(diào)度技術(shù)研究.pdf
- 基于多目標(biāo)進化算法的內(nèi)建自測試(BIST)測試生成技術(shù)研究.pdf
- 混合信號電路故障診斷的內(nèi)建自測試(BIST)方法研究.pdf
- 基于進化算法的低功耗內(nèi)建自測試(BIST)技術(shù)研究.pdf
- 內(nèi)建自測試的重復(fù)播種測試生成研究.pdf
- 基于多目標(biāo)進化算法的低功耗內(nèi)建自測試(BIST)設(shè)計.pdf
- 加權(quán)內(nèi)建自測試(BIST)設(shè)計中的多目標(biāo)優(yōu)化技術(shù)研究.pdf
- 鎖相環(huán)內(nèi)建自測試研究.pdf
- 軟件內(nèi)建自測試中的測試程序生成.pdf
- 邊界掃描結(jié)構(gòu)支持下的內(nèi)建自測試(BIST)IP核設(shè)計研究.pdf
- 基于軟件內(nèi)建自測試的測試用例研究.pdf
- 基于等確定位切分的SoC內(nèi)建自測試方法研究.pdf
- 內(nèi)建自測試march算法的優(yōu)化研究.pdf
- 軟件內(nèi)建自測試中測試用例的生成.pdf
- 嵌入式SRAM內(nèi)建自測試的測試實現(xiàn).pdf
- 低功耗內(nèi)建自測試設(shè)計方法研究.pdf
評論
0/150
提交評論