存儲(chǔ)器內(nèi)建自測試及內(nèi)核功能測試研究.pdf

1、集成電路制造工藝的不斷進(jìn)步和基于IP復(fù)用的設(shè)計(jì)方法學(xué)革新，使得SoC芯片得到越來越廣泛的應(yīng)用；同時(shí)這又使得SoC芯片結(jié)構(gòu)日益復(fù)雜，規(guī)模日益擴(kuò)大，如何有效地對(duì)SoC芯片進(jìn)行測試成為一個(gè)迫切需要解決的問題。 JTAG接口是一種標(biāo)準(zhǔn)的測試接口，利用該接口可以對(duì)芯片內(nèi)部邏輯進(jìn)行測試和調(diào)試。在本文中ARM核的測試是利用JTAG接口進(jìn)行的，根據(jù)JTAG接口協(xié)議，可以生成所需的測試矢量。利用ARM7TDMI提供的擴(kuò)展JTAG接口和掃描鏈的能力

2、，本文使用JTAG接口對(duì)MBIST進(jìn)行初始化配置并串行移出最終的測試結(jié)果。 各種類型的嵌入式存儲(chǔ)器大量集成已經(jīng)成為SoC芯片的一個(gè)重要特征。由于ATE所能存儲(chǔ)的測試矢量十分有限，因此無法直接由ATE提供存儲(chǔ)器測試所需的測試矢量。為了壓縮測試所需的矢量，本文利用一種新的MBIST結(jié)構(gòu)對(duì)存儲(chǔ)器進(jìn)行測試，所有的測試矢量都由MBIST自動(dòng)生成，因此它能夠很好地解決測試矢量壓縮問題。該MBIST結(jié)構(gòu)能夠支持各種類型的嵌入式存儲(chǔ)器，例如單端

3、口、雙端口SRAM，Cache以及CAM(Content Addressable Memories)等。為了解決CAM的測試這一難題，本文應(yīng)用了一種新的CAM測試算法并驗(yàn)證了該算法的有效性。 在SoC測試尤其是宏模塊的測試過程中，測試效率比較低。通過測試調(diào)度可以提高測試效率，充分利用測試帶寬和測試資源。本文采用了一種通過簡單的測試調(diào)度整合測試矢量、提高測試效率的方案。通過分析，可以得出最終的測試矢量壓縮比最高可以達(dá)到50﹪，測試