可尋址的成品率分析芯片驗證流程研究.pdf

1、隨著集成電路工藝尺寸的減小，制造缺陷對芯片成品率的影響越來越大。成品率分析芯片是一款用于分析集成電路生產(chǎn)線缺陷的芯片，能夠輔助分析成品率下降的原因。芯片的分析結(jié)果有助于提高芯片的成品率，一方面這些結(jié)果能夠指導(dǎo)設(shè)計人員調(diào)整電路、版圖，降低版圖對制造缺陷的敏感度;另一方面該結(jié)果能夠指導(dǎo)芯片制造企業(yè)調(diào)整生產(chǎn)線參數(shù)，降低制造缺陷的對芯片成品率的影響。為獲取集成電路生產(chǎn)線更多信息，測試芯片上的測試單元數(shù)量大增，因此需要為測試單元設(shè)計外部邏輯電路，

2、減少測試芯片外部引腳數(shù)目，同時輔助分析測試單元收集的信息。
　　 受開發(fā)平臺限制，測試芯片的版圖和電路圖同步設(shè)計。本文根據(jù)測試芯片的設(shè)計流程，研究了測試芯片的驗證方法和流程。本文主要針對成品率分析芯片后端驗證的兩個環(huán)節(jié):LVS校驗和版圖后仿。文章的LVS方法將傳統(tǒng)的LVS與形式驗證相結(jié)合，能夠解決成品率分析芯片中違反設(shè)計規(guī)則、版圖和電路圖不匹配等特殊結(jié)構(gòu)的驗證問題。文章設(shè)計的版圖后仿工具能夠為不同規(guī)模的測試芯片生成仿真激勵，并完