集成電路參數成品率的預測與優(yōu)化技術研究.pdf

1、本文對集成電路(IC)制造過程中的參數成品率問題進行了系統(tǒng)的研究,主要貢獻和結果如下:在中心值設計和容差分配的基礎上,提出了一種IC參數成品率的中心值設計和容差分配的耦合求解最優(yōu)化方法.盡管Monte Carlo(MC)成品率估計有很多優(yōu)點,但是效率比較低,收斂速度慢,針對這一點,本文提出了一種基于均勻設計抽樣的參數成品率估計方法.由于均勻設計的"均勻的布滿空間"特點,因此只需要采用很少的代表點就可以得到很有效的空間搜索和成品率估計,并

2、且對統(tǒng)計變量的個數不敏感.但均勻性的理論并不是很完善.因為所有均勻表的產生方法都需要選擇一些關鍵參數,而且均勻性的度量也很復雜.因此,即使用某種算法得到一個較大數目的均勻表(空間中一系列點的集合),衡量它的均勻性也是一個難題.文中提出了一種粗略估計均勻性的方法—密度估計,它可以在有效時間內判斷點集的均勻性.基于對集成電路分層成品率綜合效益的考慮,提出了一種新型的效益優(yōu)化模型.本文在均勻試驗設計的基礎上給出了一種基于均勻試驗設計的電路響應