200V SOI工藝高壓ESD保護器件設計.pdf

1、高壓絕緣體上硅(SOI)工藝因具有良好的隔離及抗閂鎖(Latch-up)等優(yōu)點，已成為功率集成電路的首選工藝。高壓器件在靜電放電(ESD)應力下因強回滯（SnapBack）導致的ESD魯棒性（Robust）低的問題，一直是高壓器件ESD保護技術的瓶頸。因此，SOI工藝高壓ESD保護器件的研究和設計對于提高功率集成電路的可靠性具有重要意義。
　　本文基于200VSOI工藝，詳細研究了絕緣體上硅N型橫向雙擴散金屬氧化物半導體(SOI-

2、NLDMOS)和絕緣體上硅橫向絕緣柵雙極型晶體管(SOI-LIGBT)在ESD應力下的響應機理，并提出了優(yōu)化方案。首先通過TLP仿真分析了SOI-NLDMOS和SOI-LIGBT在ESD響應的不同階段內部的電場、熱、碰撞電離分布，其次研究了結構參數(shù)對SOI-NLDMOS和SOI-LIGBT的ESD魯棒性的影響，并揭示了其內在機理，最后針對Kirk效應導致SOI-NLMOSESD魯棒性低的問題，提出了一種高ESD魯棒性的漏極分段SOI-N

3、LDMOS結構，針對SOI-LIGBT開態(tài)閂鎖電壓與ESD魯棒性的折中問題，提出了一種引入發(fā)射極深P型阱的SOI-LIGBT結構，該結構能同時滿足開念門鎖電壓和ESD魯棒性的要求。
　　流片測試結果表明:漏極分段的SOI-NLDMOS二次擊穿電流提高到4.7A，引入源端深P型阱的SOI-LIGBT二次擊穿電流提高到4.6A，開態(tài)門鎖電壓為200V，解決了SOI-LIGBT開態(tài)閂鎖電壓和ESD魯棒性的折中問題。本文優(yōu)化設計的SOI-