多旋翼飛控芯片中AHB總線設(shè)計(jì)與驗(yàn)證.pdf

1、隨著科學(xué)技術(shù)高速的發(fā)展，旋翼無人機(jī)憑借其結(jié)構(gòu)微小、有效載荷量大、生存能力較強(qiáng)、隱蔽性能高等獨(dú)特優(yōu)勢(shì)，很大程度滿足了百姓生活和國防科技巨大需求。目前，主流的無人機(jī)處理器大多使用C51、ARM或DSP。這些處理器中有的工作速度慢、在處理較復(fù)雜運(yùn)算時(shí)存在缺陷；有的價(jià)格昂貴、而且功耗較高，嚴(yán)重阻礙了旋翼無人機(jī)的發(fā)展。為解決上述處理器基于MCU設(shè)計(jì)飛控芯片中存在的問題，開展基于FPGA平臺(tái)的多旋翼飛控芯片設(shè)計(jì)十分必要。
　　論文主要完成的內(nèi)

2、容有：根據(jù)多旋翼飛控芯片內(nèi)各功能模塊數(shù)據(jù)流方向、劃分模塊建立AHB總線互聯(lián)結(jié)構(gòu)；完成AHB互聯(lián)中各IP開發(fā)；在Modelsim軟件下配合Monitor模塊完成AHB總線仿真驗(yàn)證，結(jié)合Zedboard板完成AHB總線中主要控制模塊驗(yàn)證。最后采用DC綜合工具對(duì)AHB總線進(jìn)行時(shí)序、功耗以及面積分析。
　　論文主要目的是設(shè)計(jì)出能高速傳輸并且可以互聯(lián)的AHB總線作為飛控芯片系統(tǒng)總線。首先定性地分析了優(yōu)先級(jí)固定仲裁算法和優(yōu)先級(jí)循環(huán)仲裁算法各自

3、的局限性以及芯片內(nèi)各功能模塊輸出數(shù)據(jù)的更新頻率以及對(duì)總線帶寬的要求，確定使用優(yōu)先級(jí)混合仲裁算法設(shè)計(jì)Arbiter。該仲裁機(jī)制能最大限度地實(shí)現(xiàn)各主設(shè)備以優(yōu)先原則和公平原則訪問到總線。隨后實(shí)現(xiàn)了AHB互聯(lián)中各IP開發(fā)，具體包括：Master接口模塊、Slave模塊、Decoder模塊、Master_to_Slave mux模塊、Slave_to_Master mux模塊、Default_Master模塊、Default_Slave模塊以及A

4、PB轉(zhuǎn)換橋模塊。其中AHB互聯(lián)結(jié)構(gòu)中GPS/INS從設(shè)備模塊支持split傳輸機(jī)制，不但可以提高AHB總線傳輸數(shù)據(jù)效率，而且很明顯地改善總線帶寬。同時(shí)APB轉(zhuǎn)換橋優(yōu)化了常規(guī)寫數(shù)據(jù)傳輸算法，實(shí)現(xiàn)多拍寫數(shù)據(jù)傳輸?shù)牡诙拈_始，每拍寫數(shù)據(jù)傳輸只需要兩個(gè)總線周期就能完成，而不再像常規(guī)每個(gè)寫傳輸需要三個(gè)總線周期，這顯著提高了APB總線傳輸效率。最后使用Modelsim軟件配合監(jiān)控總線事務(wù)的Monitor模塊對(duì)AHB總線進(jìn)行了模塊級(jí)驗(yàn)證、結(jié)構(gòu)級(jí)驗(yàn)證和