3D封裝工藝及可靠性研究.pdf

1、近年來，半導(dǎo)體封裝產(chǎn)業(yè)發(fā)展迅速，出現(xiàn)了眾多新型應(yīng)用，例如各種 MEMs傳感器，便攜式電子設(shè)備等。隨著半導(dǎo)體封裝技術(shù)的發(fā)展，半導(dǎo)體封裝產(chǎn)品中集成電路密度不斷增加，功能越來越多樣化和復(fù)雜化，器件性能不斷提高；然而傳統(tǒng)2D封裝是以光波光刻為基礎(chǔ)，其所能實現(xiàn)的特征尺寸已經(jīng)逐漸逼近極限，摩爾定律發(fā)展遇到瓶頸，因此難以滿足市場需求。雖然出現(xiàn)了基于轉(zhuǎn)接板技術(shù)的2.5D封裝和基于引線互連的3D封裝，但是其對于器件功能的集成和可靠性會帶來更多挑戰(zhàn)，就長期

2、而言，也難以滿足根本需求。因此，基于TSV縱向互連技術(shù)的3D封裝已是大勢所趨，并且在國際上展開了廣泛研究。我國已經(jīng)在3D封裝等新型領(lǐng)域投入大量資金和人力，但國內(nèi)在基于TSV縱向互連技術(shù)的3D封裝方面的工藝研究仍然相對滯后，封裝可靠性方面還存在許多未解決的問題。本文圍繞 TSV縱向互連技術(shù)，針對關(guān)鍵工藝：晶圓減薄，銅-錫微凸塊鍵合和芯片堆疊等展開了一系列基礎(chǔ)研究，通過對關(guān)鍵工藝的研究，最終掌握了基于 TSV縱向互聯(lián)的多層減薄芯片堆疊技術(shù)，

3、具體研究內(nèi)容如下：
　?。?）由于 TSV芯片堆疊需要大大降低每層芯片的厚度，以降低整體堆疊模塊的厚度，因此，本文研究了一套與 TSV工藝兼容的集成晶圓減薄工藝，為多層芯片堆疊提供減薄芯片。該集成晶圓減薄工藝包括工藝參數(shù)優(yōu)化的機(jī)械磨削（最優(yōu)工藝參數(shù)為：砂輪轉(zhuǎn)速2000r/min,砂輪進(jìn)給率粗磨1um/s、精磨0.1um/s，托盤轉(zhuǎn)速300r/min），干法刻蝕/濕法腐蝕等表面應(yīng)力釋放處理，CMP拋光和超薄晶圓臨時鍵合、搬移。使用該

4、集成晶圓減薄工藝，可將TSV硅晶圓減薄至40um。
　　(2)為了研究多層薄芯片堆疊技術(shù)，本文對傳統(tǒng)的芯片堆疊方法，包括普通銅錫微凸塊鍵合方法和銅錫微凸塊/高分子膠混雜鍵合方法通過模擬和實驗進(jìn)行了對比。發(fā)現(xiàn)銅-錫微凸塊/高分子膠混雜鍵合方法雖然有利于提高整體鍵合強(qiáng)度，但由于高分子膠材料熱膨脹系數(shù)遠(yuǎn)超其他鍵合材料，因此在熱循環(huán)環(huán)境中容易產(chǎn)生熱失配，導(dǎo)致微互連鍵合層發(fā)生蠕變和疲勞損傷，從而降低鍵合模塊的熱機(jī)械可靠性。為解決該問題，通過

5、有限元仿真研究，提出了一種改良的沉頭孔鍵合結(jié)構(gòu)，可以在一定程度上提高整體剪切鍵合強(qiáng)度的情況下，同時保持同等的熱機(jī)械可靠性，并采用該改良鍵合結(jié)構(gòu)，完成了10層芯片堆疊；
　　(3)為了進(jìn)一步提高芯片鍵合強(qiáng)度和超薄芯片的可堆疊層數(shù)，提出了一種基于納米多孔銅凸塊的銅-錫微凸塊鍵合技術(shù)。對普通銅-錫微凸塊堆疊芯片和納米多孔銅-錫微凸塊堆疊芯片進(jìn)行鍵合層成分和鍵合強(qiáng)度的比較，發(fā)現(xiàn)納米多孔銅-錫微凸塊鍵合時具有快速合金反應(yīng)的特點，即可以在相當(dāng)