3D疊層芯片封裝技術的工藝開發(fā).pdf

1、現(xiàn)代便攜式電子產(chǎn)品對微電子封裝提出了更高的要求，其對更輕、更薄、更小、高可靠性、低功耗的不斷追求推動微電子封裝朝著密度更高的三維封裝方式發(fā)展，芯片疊層封裝（stacked die package）是一種得到廣泛應用的三維封裝技術，疊層封裝不但提高了封裝密度，降低了封裝成本，同時也減小了芯片之間的互連導線長度，從而提高了器件的運行速度，而且通過疊層封裝還可以實現(xiàn)器件的多功能化。
　　 本文以LQFP64LD單層封裝工藝平臺為基礎，

2、開發(fā)3D疊層組裝工藝流程和技術，前期將以SS250和SS160兩塊芯片的3D疊層組裝為代表，采用Z方向的立體裝片、鍵合連接2個芯片與金屬引線框，通過塑料封裝形成1.4mm厚的一個系統(tǒng)。本文重點分析了晶圓減薄、劃片、裝片、鍵合以及塑封工序在疊層封裝中的特殊的工藝方法、潛在的失效模式以及解決方案。主要從150μm超薄晶圓減薄技術（防碎裂和防翹曲）：薄晶圓防崩裂劃片技術：引線框架和環(huán)氧樹脂參數(shù)優(yōu)化；Z方向的金絲立體鍵合技術：鍵合點污染的清洗技

3、術；通過DOE試驗、JMP數(shù)據(jù)軟件分析的鍵合參數(shù)優(yōu)化：塑封的防沖絲、防止爆裂技術等方面著手進行了一系列的研究。最后通過MSL考核驗證了3D疊層電路是否達到可靠性要求，最終確定了LQFP3D疊層封裝的工藝流程。
　　 后期，將參考LQFP3D疊層封裝工藝技術，將3D疊層技術推廣到其它封裝系列上。不僅為DIP、QFP、SOP等傳統(tǒng)封裝系列增加了技術含量，用傳統(tǒng)封裝系列實現(xiàn)了新的系統(tǒng)級封裝；同時為BGA、CSP高端疊層封裝工藝技術的開