2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩59頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、 本文提出一種64位雙精度浮點(diǎn)運(yùn)算單元的設(shè)計(jì)實(shí)現(xiàn)方法，從使用頻率最高的浮點(diǎn)加減法運(yùn)算為切入點(diǎn)，提出一種新穎的雙精度浮點(diǎn)加法器結(jié)構(gòu)。該結(jié)構(gòu)使用優(yōu)化的數(shù)據(jù)通路劃分方法，將浮點(diǎn)運(yùn)算分成兩條數(shù)據(jù)通路即N-path和R-path，使得N-path避免了舍入處理、R-path避免了對(duì)結(jié)果符號(hào)的處理，從而大大簡(jiǎn)化了電路結(jié)構(gòu)。 本文從理論的角度分析和制定了加法器的結(jié)構(gòu)和性能，給出了各算法的理論基礎(chǔ)和數(shù)學(xué)證明；并采用邏輯級(jí)的概念對(duì)其進(jìn)行了時(shí)延分析和

2、流水線結(jié)構(gòu)制定；采用模塊化設(shè)計(jì)的思想對(duì)其結(jié)構(gòu)進(jìn)行了模塊劃分，對(duì)今后的改進(jìn)和重構(gòu)奠定了重要基礎(chǔ)。 本設(shè)計(jì)使用Verilog硬件描述語(yǔ)言對(duì)其進(jìn)行了RTL級(jí)建模，使用Synopsys的VCS工具進(jìn)行仿真驗(yàn)證，并用Design Compiler工具進(jìn)行了邏輯綜合，結(jié)果表明該設(shè)計(jì)能達(dá)到220Mhz的頻率，和同類(lèi)設(shè)計(jì)相比，證明應(yīng)用這些算法有效的提高了加法器的性能。 最后，本文針對(duì)浮點(diǎn)乘法運(yùn)算，分析了浮點(diǎn)乘法器設(shè)計(jì)中的難點(diǎn)和重點(diǎn)，為今后的研究

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論