封裝中疊層芯片焊線工藝問題及優(yōu)化.pdf

1、現(xiàn)代集成電路封裝技術(shù)不斷發(fā)展，封裝領(lǐng)域引入了芯片疊層封裝的概念?？蛻粝Ｍ玫礁?、更輕、更智能化的電子器件，使得這種三維封裝技術(shù)不斷的發(fā)展，疊層封裝不但提高了封裝密度，降低了封裝成本，同時也減小了芯片之間的互連導線長度，從而提高了器件的運行速度，而且通過疊層封裝還可以實現(xiàn)器件的多功能化，3D芯片疊層封裝就是把多個芯片在垂直方向上累疊起來，利用傳統(tǒng)的引線封裝結(jié)構(gòu)，然后再進行封裝。 疊層芯片的發(fā)展，為封裝工藝中提出了相應的技術(shù)需求和

2、挑戰(zhàn)，這些技術(shù)難題包括：芯片磨薄技術(shù)的挑戰(zhàn)，超薄芯片的貼片技術(shù)，伴隨而來的多重焊線技術(shù)發(fā)展，對懸垂芯片的應力結(jié)構(gòu)應用，保證線型的塑封技術(shù)等。本文闡述了疊層新片封裝的發(fā)展趨勢，討論這些趨勢對關(guān)鍵技術(shù)發(fā)展上的要求。進而，本文重點討論了疊層芯片焊線工藝的發(fā)展和普遍存在于疊層芯片封裝中的懸掛式芯片的應力結(jié)構(gòu)分析。 本文重點展示了疊層芯片中線弧的發(fā)展技術(shù)，諸如反打線弧，多線連打線弧和超低線弧等；討論了互連技術(shù)中結(jié)合契合工藝和焊線工藝的解決