基于一階矩的DFT的硬件結(jié)構(gòu)設(shè)計(jì).pdf

1、離散傅里葉變換(DFT)是數(shù)字信號(hào)處理的基石,在數(shù)字信號(hào)處理中扮演著重要角色。由于其計(jì)算復(fù)雜度高,難以滿足實(shí)時(shí)處理的要求,所以存在以快速傅里葉變換(FFT)為代表的很多高效的算法來(lái)解決此問(wèn)題。劉建國(guó)教授前幾年提出了利用一階矩理論來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理中常用快速算法的思想,因只利用加法運(yùn)算,消除了原始計(jì)算方法中所有的乘法運(yùn)算,理論上可以提高計(jì)算的速度。
　　FPGA是數(shù)字信號(hào)處理系統(tǒng)的一種重要解決方案。本文根據(jù)一階矩實(shí)現(xiàn)DFT的數(shù)學(xué)變換

2、理論知識(shí),將這種快速算法移植到FPGA上。選擇采用自頂向下的開(kāi)發(fā)方法具體實(shí)現(xiàn)了執(zhí)行計(jì)算的控制模塊、ROM存儲(chǔ)器、RAM存儲(chǔ)器、計(jì)算模塊、輸出緩存這五大模塊。本文結(jié)合數(shù)字電路設(shè)計(jì)的特點(diǎn)提出了一個(gè)獨(dú)創(chuàng)的基于流水線的計(jì)算單元解決方案合理劃分了運(yùn)算步驟。該設(shè)計(jì)通過(guò)硬件描述語(yǔ)言Verilog描述,采用集成開(kāi)發(fā)環(huán)境QUARTUSII編譯,用MODELSIM和MATLAB聯(lián)合仿真對(duì)其進(jìn)行仿真和驗(yàn)證。實(shí)驗(yàn)結(jié)果顯示該設(shè)計(jì)不但功能完全正確而且結(jié)構(gòu)比較合理。