基于I2C總線接口的低功耗10bit ADC的設(shè)計.pdf

1、模數(shù)轉(zhuǎn)換器作為模擬世界與數(shù)字世界之間的紐帶，在信號處理領(lǐng)域扮演著不可或缺的重要角色，其廣泛應(yīng)用于各類片上系統(tǒng)(SOC)中。隨著信息技術(shù)的不斷進(jìn)步，尤其是可攜帶式電子設(shè)備、汽車電子和電池供電信號采集器的飛速發(fā)展，對于小體積、低功耗ADC的需求變得愈發(fā)強(qiáng)烈。
　　逐次逼近型ADC相比于其他各類ADC，具有電路結(jié)構(gòu)簡單、成本小和功耗低等優(yōu)勢，為了滿足低壓供電環(huán)境下，便攜式電子設(shè)備更好地完成A/D轉(zhuǎn)換工作，SAR ADC無疑是最好的選擇。

2、
　　本文設(shè)計了一款基于I2C總線接口的10bit SAR ADC，該芯片能夠工作在I2C總線的標(biāo)準(zhǔn)模式和快速模式下，按照微處理器的指令完成A/D轉(zhuǎn)換并輸出數(shù)據(jù)。將傳統(tǒng)的并行輸出管腳用I2C二總線接口代替，縮減了芯片管腳數(shù)目，使芯片的片上占據(jù)面積明顯減小。本文著重分析了DAC與比較器的模塊電路設(shè)計，對于DAC模塊，提出了一種三段式不同縮放類型分段組合12bit DAC的設(shè)計方法，利用電容的高精度特性和電阻串連分壓的單調(diào)性提高D/A

3、轉(zhuǎn)換精度;分段組合的方法減小了加權(quán)網(wǎng)絡(luò)的單元器件數(shù)目，有效縮減了DAC的功耗和版圖面積。對于比較器模塊，提出了一種帶失調(diào)消零的“預(yù)放大+鎖存”級聯(lián)比較器，該級聯(lián)方式不僅提高了增益，增強(qiáng)了比較器的分辨能力，而且縮小了比較器的傳輸時延;并運(yùn)用輸出失調(diào)消除技術(shù)，消除了失調(diào)電壓的干擾。然后簡單介紹了采樣保持電路、SAR寄存器組電路、振蕩器電路和I2C邏輯模塊部分電路的實(shí)際電路設(shè)計，分析了各自的工作原理和具體功能。
　　在Linux系統(tǒng)下，

4、運(yùn)用仿真軟件Cadence IC5.1.41完成了整個系統(tǒng)的電路設(shè)計，并運(yùn)用Cadence Spectre和Matlab對各模塊電路以及系統(tǒng)整體電路進(jìn)行了仿真分析與驗(yàn)證，仿真結(jié)果顯示該ADC芯片能夠準(zhǔn)確完成A/D轉(zhuǎn)換并由I2C總線將轉(zhuǎn)換結(jié)果輸出，其最大積分非線性失真為-0.43LSB，最大微分非線性失真為0.21LSB，有效位數(shù)為9.37bit，A/D轉(zhuǎn)換期間功率為1.132mW，可知，該SAR ADC芯片在低功耗應(yīng)用領(lǐng)域有著很大的優(yōu)勢