數(shù)字集成電路老化建模與防護(hù)技術(shù)研究.pdf

1、隨著晶體管工藝尺寸的下降，數(shù)字電路的集成度日趨上升，在滿(mǎn)足高性能的同時(shí)，老化成為影響電路可靠度的主導(dǎo)因素之一。尤其在電路生命周期的后半階段，老化會(huì)導(dǎo)致電路發(fā)生時(shí)序違規(guī)甚至永久性失效故障。本文從兩個(gè)方面進(jìn)行電路老化相關(guān)的研究工作:第一，基于負(fù)偏置溫度不穩(wěn)定性(Negative Bias Temperature Instability, NBTI)效應(yīng)的物理機(jī)制，提出了一種更適用于設(shè)置時(shí)序余量的電路老化預(yù)測(cè)模型;第二，針對(duì)多處理器片上系統(tǒng)(

2、Multiprocessor System-on-Chip, MPSoC)的老化，在操作系統(tǒng)層面，采用任務(wù)調(diào)度算法緩解異構(gòu)MPSoC的老化，以提高M(jìn)PSoC可靠度。
　　為了提高數(shù)字電路的壽命，在設(shè)計(jì)電路的階段，采取一定的措施進(jìn)行老化防護(hù)。常用的防護(hù)措施是設(shè)置一定的時(shí)序余量，保證一定生命周期的可靠度，準(zhǔn)確的老化預(yù)測(cè)是設(shè)置時(shí)序余量的重要前提。隨著工藝尺寸進(jìn)入納米級(jí)，NBTI成為導(dǎo)致電路老化的主導(dǎo)因素之一，針對(duì)NBTI老化效應(yīng)設(shè)置時(shí)序

3、余量是NBTI老化防護(hù)的重要方法之一，預(yù)測(cè)NBTI效應(yīng)下電路的老化程度，目前基于反應(yīng)擴(kuò)散機(jī)制建立的老化模型是主流模型，該模型顯示電路老化與時(shí)間呈指數(shù)函數(shù)關(guān)系。本文考慮NBTI空穴俘獲釋放機(jī)制，建立了一種新的老化預(yù)測(cè)模型(Trapping/Detrapping based Delay Prediction，TDDP)，該新模型顯示電路的老化與時(shí)間呈對(duì)數(shù)函數(shù)關(guān)系，并與Hspice仿真工具進(jìn)行比較，準(zhǔn)確性偏差在容忍范圍之內(nèi)。針對(duì)設(shè)置時(shí)序余量的

4、老化防護(hù)方法，相比較已有的指數(shù)函數(shù)模型，新的TDDP模型可以節(jié)省更多的時(shí)序余量開(kāi)銷(xiāo)。
　　隨著多處理器片上系統(tǒng)MPSoC的廣泛應(yīng)用，數(shù)字集成電路老化給MPSoC的可靠度帶來(lái)嚴(yán)峻挑戰(zhàn)。高集成度的MPSoC片內(nèi)互聯(lián)密度越來(lái)越大，片內(nèi)晶體管數(shù)目的增長(zhǎng)導(dǎo)致互連線(xiàn)的可靠度受到電遷移(Electromigration，EM)老化效應(yīng)的影響越來(lái)越嚴(yán)重。本文基于EM效應(yīng)下的MPSoC可靠度模型—平均無(wú)故障時(shí)間(Mean Time To Failu