納米工藝集成電路成品率專用測試結(jié)構(gòu)設(shè)計(jì)方法研究.pdf_第1頁
已閱讀1頁,還剩121頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、集成電路進(jìn)入納米工藝時(shí)代以來,工藝復(fù)雜度越來越高,新材料、新器件不斷被引入,制造工藝偏差的影響不斷增大,這些新問題的出現(xiàn)給納米工藝下成品率預(yù)測和測試結(jié)構(gòu)設(shè)計(jì)帶來了新的挑戰(zhàn)。
  測試結(jié)構(gòu)作為成品率研究的重要工具被應(yīng)用在產(chǎn)品開發(fā)的多個(gè)階段,如電路參數(shù)的提取、缺陷及故障的檢測、版圖設(shè)計(jì)規(guī)則的制定及優(yōu)化、工藝設(shè)備性能的評估等。測試結(jié)構(gòu)對縮短集成電路工藝開發(fā)周期、提高產(chǎn)品成品率、降低產(chǎn)品成本,都有著非常重要的作用。在前人對成品率及測試結(jié)構(gòu)

2、相關(guān)研究成果的基礎(chǔ)上,本文進(jìn)行了以下幾項(xiàng)測試結(jié)構(gòu)方面的研究工作:
  1.提出一種考慮置信度和估計(jì)精度的通孔鏈測試結(jié)構(gòu)設(shè)計(jì)方法。本文為了提高參數(shù)提取的置信度和估計(jì)精度、減小通孔鏈測試結(jié)構(gòu)設(shè)計(jì)中統(tǒng)計(jì)隨機(jī)性對于參數(shù)提取的影響,提出通過大數(shù)定理和DeMoivre-Laplace定理確定通孔鏈測試結(jié)構(gòu)中通孔總數(shù)量和單個(gè)通孔鏈中通孔數(shù)量的取值范圍;研究了在考慮面積優(yōu)化時(shí)確定通孔總數(shù)量和單個(gè)通孔鏈中通孔數(shù)量的最優(yōu)組合的方法。蒙特卡羅仿真和晶圓

3、實(shí)驗(yàn)驗(yàn)證了該設(shè)計(jì)方法有著良好的性能。
  2.提出考慮置信度和估計(jì)精度的蛇形測試結(jié)構(gòu)設(shè)計(jì)方法。本文依據(jù)大數(shù)定理和林德伯格——列維定理確定了蛇形測試結(jié)構(gòu)的總面積和每個(gè)蛇形測試結(jié)構(gòu)面積的合理取值范圍;研究了以面積優(yōu)化為導(dǎo)向的蛇形測試結(jié)構(gòu)總面積和每個(gè)蛇形測試結(jié)構(gòu)面積的最優(yōu)組合的確定方法。本文改善了互連層平均缺陷密度測量的準(zhǔn)確性和經(jīng)濟(jì)性,可以在給定的置信度和估計(jì)精度下,使測試結(jié)構(gòu)面積配置達(dá)到最優(yōu)。
  3.提出使用偽晶體管陣列測試結(jié)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論