面向三維堆疊封裝的芯片間電感耦合無(wú)線收發(fā)電路的設(shè)計(jì)與研究.pdf

1、三維芯片堆疊封裝是一種具有眾多優(yōu)勢(shì)的系統(tǒng)集成方式，而芯片互聯(lián)技術(shù)是實(shí)現(xiàn)三維堆疊系統(tǒng)的關(guān)鍵技術(shù)。本文研究用于三維堆疊封裝的高性能電感耦合無(wú)線互聯(lián)技術(shù)，研究并設(shè)計(jì)了一款寄生效應(yīng)小、通訊質(zhì)量高、成本低廉、高性能的電感耦合無(wú)線互聯(lián)收發(fā)器模塊。
　　 本文首先介紹了電感耦合無(wú)線互聯(lián)基本通訊原理，并著重分析了多芯片間如何進(jìn)行正常的數(shù)據(jù)通訊和傳輸，以及收發(fā)器模塊的工作原理和數(shù)字控制芯片的控制原理；然后重點(diǎn)敘述了收發(fā)器結(jié)構(gòu)、多層金屬螺旋電感、S

2、ingle-Ended發(fā)射器和反向不歸零信號(hào)處理收發(fā)器的設(shè)計(jì)。為了方便測(cè)試，在發(fā)射器中采用了電流控制器，并且在接收器中加入了信號(hào)放大器以及整理電路來(lái)提高信號(hào)的接收能力和降低信號(hào)的失真；最后完成了電路的具體參數(shù)設(shè)計(jì)，并進(jìn)行了仿真分析。
　　 本文的設(shè)計(jì)在Linux平臺(tái)和cadence環(huán)境下，采用hejian_0.25um_CMOS工藝，對(duì)電感耦合無(wú)線互聯(lián)的收發(fā)器模塊進(jìn)行設(shè)計(jì)與仿真。結(jié)果顯示，本文設(shè)計(jì)的這種多芯片間電感耦合無(wú)線互聯(lián)收