版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著半導(dǎo)體集成電路向多功能化,小型化的不斷發(fā)展,作為半導(dǎo)體集成電路的發(fā)展演進(jìn)標(biāo)志的特征尺寸進(jìn)一步減小,低介電常數(shù)材料的應(yīng)用將會(huì)越來(lái)越廣泛。但目前可以使用的低介電常數(shù)材料尚不夠理想,因而低介電材料的使用對(duì)集成電路制造和封裝工藝帶來(lái)了諸多挑戰(zhàn)。由于低介電常數(shù)材料的脆性,傳統(tǒng)的引線壓焊參數(shù)設(shè)置將會(huì)導(dǎo)致焊盤(pán)碎裂以及金鋁化合物不良;由于使用低介電常數(shù)材料后,芯片尺寸、壓焊區(qū)域和壓焊間距進(jìn)一步減小,金線壓焊長(zhǎng)度和密度大大增加,這就為壓焊和模塑提出了
2、新的要求;同樣由于低介電常數(shù)材料的應(yīng)用,對(duì)封裝體內(nèi)部的熱應(yīng)力的控制也提出了更高的要求。
本文就低介電常數(shù)材料應(yīng)用對(duì)集成電路封裝中引線鍵合和模塑工藝方面的問(wèn)題進(jìn)行了深入研究。在引線鍵合方面,通過(guò)對(duì)不同純度金線的選擇、劈刀設(shè)計(jì)的優(yōu)化、以及對(duì)引線壓焊工藝窗口的研究,找到了可降低焊盤(pán)碎裂,金鋁間化合物分層等問(wèn)題的方法;通過(guò)使用反向壓焊來(lái)控制線線弧高度和在鄰近線間使用高低線弧來(lái)控制線弧以及模塑注塑速度細(xì)分化的方法,有效降低了沖線值;
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 低介電常數(shù)介質(zhì)膜對(duì)器件封裝工藝的影響和封裝工藝的優(yōu)化.pdf
- 集成電路封裝類(lèi)型介紹
- 集成電路封裝與測(cè)試
- 集成電路封裝形式介紹(圖解)
- 集成電路的ESD防護(hù)技術(shù)研究.pdf
- 納米工藝下集成電路的容軟錯(cuò)誤技術(shù)研究.pdf
- 我國(guó)集成電路封裝測(cè)試行業(yè)的研究
- 集成電路的容軟錯(cuò)誤技術(shù)研究.pdf
- 射頻集成電路的ESD防護(hù)技術(shù)研究.pdf
- SOI高壓集成電路的隔離技術(shù)研究.pdf
- 厚膜混合集成電路封裝互連材料和工藝研究.pdf
- 低介電常數(shù)FSG膜在深亞微米超大規(guī)模集成電路中的開(kāi)發(fā)和應(yīng)用.pdf
- CMOS集成電路抗輻射加固工藝技術(shù)研究.pdf
- 低介電常數(shù)材料論文
- 集成電路封裝測(cè)試企業(yè)調(diào)研表
- 集成電路工藝總結(jié)
- 模擬集成電路的測(cè)試技術(shù)研究.pdf
- 集成電路工藝實(shí)驗(yàn)
- 1集成電路芯片封裝概述
- 集成電路封裝測(cè)試廠電氣設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論