數(shù)字集成電路功能驗證中的變異測試方法研究.pdf

1、隨著集成電路設計的規(guī)模越來越大，設計驗證的重要性越來越突出。由于具有良好的可擴展性，模擬驗證一直是功能驗證的主要手段。然而隨著設計復雜性的持續(xù)增長，模擬驗證的不完備性日益突出，這使得提出更準確、更有意義的驗證質(zhì)量評估方法，提高模擬驗證的效率成為一個亟待解決的問題。
　　 在模擬驗證質(zhì)量評估方面，目前的研究主要集中在覆蓋率評估。覆蓋率一方面能夠作為量化功能驗證完全性的尺度，另一方面可以發(fā)現(xiàn)驗證不充分的地方，指導后續(xù)的激勵生成。業(yè)界

2、常用的一些覆蓋評估方法有語句覆蓋、條件覆蓋、翻轉覆蓋、路徑覆蓋等，然而，這些覆蓋評估方法或者是評估意義太簡單，或者常常是計算上不可行，不能完全滿足設計驗證的需要。
　　 起源于軟件測試的變異測試是一種基于故障的測試方法。變異測試通過修改源程序引入程序的錯誤版本，這些錯誤版本稱為變異體，將測試用例運行在變異體上，如果輸出結果與源程序的輸出結果不同，則認為該測試用例殺死了這個變異體，一般根據(jù)變異體被殺死的比率來評價測試用例的發(fā)現(xiàn)錯誤

3、的能力，并且通過分析未被殺死的變異體來指導新的測試激勵的生成。
　　 本文將軟件變異測試與數(shù)字集成電路的功能驗證相結合，研究變異測試方法在功能驗證質(zhì)量評估中的應用。首先，在軟件變異測試的基礎上，針對VerilogHDL描述的寄存器傳輸級電路，提出一種運用于數(shù)字集成電路功能驗證的變異測試方法。然后，基于前述變異測試方法，通過調(diào)研商用模擬器的Verilog編程接口，在Linux系統(tǒng)上實現(xiàn)了一個硬件變異測試系統(tǒng)原型工具。最后，結合工程