長(zhǎng)整數(shù)模運(yùn)算器體系結(jié)構(gòu)研究及實(shí)現(xiàn).pdf

1、隨著計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)的迅猛發(fā)展和網(wǎng)絡(luò)技術(shù)在各行各業(yè)中的廣泛應(yīng)用，信息安全問(wèn)題日益突出。密碼技術(shù)可以有效的保證信息的保密性、完整性、可用性和抗抵賴性。密碼技術(shù)，特別是公鑰密碼技術(shù)中的RSA算法和橢圓曲線(Ellipse Curve Cryptography,ECC)算法的芯片級(jí)實(shí)現(xiàn)，代表著一個(gè)國(guó)家信息安全保障的水平。為此，各個(gè)國(guó)家都投入了大量的人力、物力進(jìn)行研究。 本文主要研究工作為長(zhǎng)整數(shù)模運(yùn)算的體系結(jié)構(gòu)研究與實(shí)現(xiàn)。首先對(duì)幾種模乘運(yùn)

2、算算法進(jìn)行研究，并對(duì)線性和高基兩種電路體系結(jié)構(gòu)進(jìn)行比較。在此基礎(chǔ)上，對(duì)兩種電路體系進(jìn)行了改進(jìn)，并且具體實(shí)現(xiàn)了這兩種電路結(jié)構(gòu)。在線性體系結(jié)構(gòu)的基礎(chǔ)上做出了適用于協(xié)處理器結(jié)構(gòu)和模冪運(yùn)算器結(jié)構(gòu)等兩種不同應(yīng)用的改進(jìn)方案，從面積上對(duì)線性模乘電路進(jìn)行了優(yōu)化。其中一種優(yōu)化方式適合于協(xié)處理器結(jié)構(gòu)，可以較大程度地減小芯片面積，另一種方式適合多次連續(xù)模乘運(yùn)算的模冪運(yùn)算器結(jié)構(gòu)。 本文的重點(diǎn)工作為模乘運(yùn)算協(xié)處理器的設(shè)計(jì)與實(shí)現(xiàn)。協(xié)處理器采用標(biāo)準(zhǔn)的INTE

3、L處理器接口，并設(shè)計(jì)了多條指令以及相應(yīng)狀態(tài)位，可以使模乘運(yùn)算與主處理器的其它工作同步進(jìn)行，節(jié)省了主處理器的資源。論文提出的體系結(jié)構(gòu)和所設(shè)計(jì)電路經(jīng)過(guò)功能仿真和FPGA驗(yàn)證，工作正確。所設(shè)計(jì)電路經(jīng)過(guò)Synopsys公司的綜合工具Design Compiler綜合，達(dá)到了較高的運(yùn)算速度。在模乘協(xié)處理器的基礎(chǔ)上，試驗(yàn)性地用FPGA實(shí)現(xiàn)了一種基于線性模乘單元的模冪運(yùn)算器電路，在運(yùn)算速度上達(dá)到了較高的指標(biāo)，對(duì)于1024位模冪運(yùn)算，可以不依賴指數(shù)E中