基于IP核的SoC宏模型設(shè)計方法研究.pdf

1、隨著IC設(shè)計技術(shù)的不斷進步，SoC憑借其低成本，低功耗，高集成度的優(yōu)勢越來越廣泛地應(yīng)用于各個領(lǐng)域。對于集成電路設(shè)計者，如何在有限的時間內(nèi)設(shè)計出滿足要求的高性能集成電路系統(tǒng)成為IC設(shè)計工程師最需要考慮的問題?；贗P核的設(shè)計方法為設(shè)計者提供了便捷的實現(xiàn)方式。它使整個設(shè)計流程不必從最底層開始，而僅需要調(diào)用已成熟的設(shè)計模塊像搭建積木一樣來構(gòu)建自己的系統(tǒng)。 盡管如此，由于SoC系統(tǒng)往往包含數(shù)千萬個晶體管，因此系統(tǒng)分析對硬件條件及時耗有著

2、非常高的要求。對于強調(diào)縮短上市時間的集成電路業(yè)產(chǎn)業(yè)來說這是不可接受的。宏模型有著與被描述模塊完全或者相似的外部端口特性，并具有簡單的內(nèi)部結(jié)構(gòu)。因此用宏模型描述的IP模塊設(shè)計SoC系統(tǒng)可以極大降低對計算機的硬件及分析時間要求。 本文從宏模型的系統(tǒng)架構(gòu)，構(gòu)建方法入手，在具體分析現(xiàn)有的宏模型設(shè)計技術(shù)之上提出了一種適用于復(fù)雜邏輯數(shù)字模塊的宏模型建立方法。本方法基于邏輯狀態(tài)函數(shù)表，將模塊的輸入端與輸出端建立直接的狀態(tài)表函數(shù)關(guān)系。采用從存儲

3、器讀取輸出態(tài)的方式得到模塊的輸出，從而節(jié)省了冗繁的計算分析時間，提高了系統(tǒng)的設(shè)計效率。另一方面，這種歸納具體電路函數(shù)關(guān)系的方式由于展現(xiàn)出來的僅僅是一種函數(shù)意義上的對應(yīng)關(guān)系，而非具體實現(xiàn)功能的電路或者相對應(yīng)的實現(xiàn)語言，因此，采用這種方法也可保證電路模塊的設(shè)計細節(jié)不被竊取。 本文所涉及的系統(tǒng)為一款采用總線結(jié)構(gòu)的精簡指令集8位CPU，在詳細闡述該CPU設(shè)計過程的基礎(chǔ)之上，按照本文所提出的模型建立方法建立了各模塊的宏模型，并將其組合構(gòu)建

4、為宏模型系統(tǒng)。最后與行為模型電路仿真波形相對比，證明了該方法的正確性與可靠性。同時，本文也介紹了基于宏模型的SoC驗證法。作為三大形式化驗證法之一的宏模型驗證法可以很好地解決大規(guī)模集成電路中固有的狀態(tài)爆炸性問題，因此是最為有效的SoC驗證法。本文最后將利用所建立的宏模型系統(tǒng)驗證該8位CPU設(shè)計的可實現(xiàn)性。 本文研究成果： 1.深入分析了宏模型的系統(tǒng)架構(gòu)。 2.詳細研究了8位CPU的設(shè)計方法。 3.在現(xiàn)有基