小尺寸納米級(jí)集成NMOS器件的可制造性設(shè)計(jì).pdf

1、隨著集成電路特征尺寸進(jìn)入納米量級(jí)，TCAD (Technology Computer AidedDesign) 設(shè)計(jì)階段中的參數(shù)提取及優(yōu)化工作顯得更為重要。同時(shí)，由于集成電路制程越來(lái)越復(fù)雜，需要的工藝參數(shù)也越來(lái)越多，容易導(dǎo)致器件的制造值與設(shè)計(jì)值之間存在偏差，因而，集成電路虛擬制造技術(shù)和可制造性設(shè)計(jì)技術(shù)已成為IC研發(fā)和工藝級(jí)及器件物理特性級(jí)仿真的重要技術(shù)手段。 課題根據(jù)我國(guó)集成電路產(chǎn)業(yè)的發(fā)展現(xiàn)狀，結(jié)合。TCAD一體化設(shè)計(jì)與優(yōu)化的技

2、術(shù)需求，以集成電路虛擬制造技術(shù)和可制造性設(shè)計(jì)技術(shù)為指導(dǎo)，旨在探索納米層次下的工藝級(jí)和器件物理特性級(jí)仿真與優(yōu)化的最佳技術(shù)途徑。 首先，本課題討論了納米NMOS器件閾值電壓模型，并且分析了影響器件性能的穿通效應(yīng)和熱載流子效應(yīng)(HCE)；其次，針對(duì)納米器件的各種效應(yīng)，提出了設(shè)計(jì)納米NMOS器件的結(jié)構(gòu)設(shè)計(jì)方案；接下來(lái)，重點(diǎn)通過實(shí)驗(yàn)分析，量化研究了器件隨溝道變小引起器件性能的變化；溝道注入條件對(duì)閾值電壓的影響，并對(duì)閾值電壓進(jìn)行了優(yōu)化設(shè)計(jì)；

3、探討了提高器件穿通電壓的有效措施及抑穿通離子注入條件對(duì)各器件特性參數(shù)的影響；詳細(xì)分析了源漏延伸區(qū)的濃度和深度對(duì)器件特性的影響，反映了源漏延伸區(qū)結(jié)構(gòu)對(duì)短溝道效應(yīng)的抑制作用；并且分析了暈環(huán)(Halo)注入劑量、能量和注入角度對(duì)器件性能的影響；給出了納米NMOS的工藝制程。最后，本課題在集成電路虛擬制造系統(tǒng)Se~aums WorkBench下，以調(diào)閾值離子注入能量、劑量；抑制穿通的注入劑量、能量為控制因素，閾值電壓、亞閾值斜率、漏飽和電流、關(guān)