版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、Turb0網(wǎng)格編碼調(diào)制技術(shù)(TFCM)在數(shù)字通信系統(tǒng)中引起人們濃厚的興趣,因?yàn)檫@種將編碼和調(diào)制結(jié)合在一起考慮的新技術(shù)不僅有高的差錯(cuò)糾正能力,而且還具有很高的帶寬利用率。它的整體結(jié)構(gòu)很像Turboo碼,但是它利用網(wǎng)格編碼調(diào)制(包括多維網(wǎng)格編碼調(diào)制)作為分量碼。盡管如此,編碼器還是要作一些改動(dòng),譯碼器也因?yàn)椴捎镁W(wǎng)格編碼調(diào)制作為分量碼而作出相應(yīng)的調(diào)整,以便能夠作迭代譯碼。譯碼器采用軟輸入軟輸出的基于符號(hào)的最大后驗(yàn)概率(MAP)或最大似然(ML
2、)譯碼器作為分量碼譯碼器。最大后驗(yàn)概率譯碼算法的性能非常好,但由于其計(jì)算量和復(fù)雜度過大而不適合硬件實(shí)現(xiàn)。所以我們推導(dǎo)了在對(duì)數(shù)域上運(yùn)算的LOG-MAP算法,這樣極大地降低了硬件實(shí)現(xiàn)的復(fù)雜度。仿真結(jié)果表明,這種新穎的編譯碼結(jié)構(gòu)不僅性能優(yōu)越,而且因?yàn)榫幋a器采用了簡單的分量碼,譯碼算法的復(fù)雜度不高。 超大規(guī)模集成電路(VLSl)設(shè)計(jì)中,設(shè)備電源的損耗量、系統(tǒng)能量的耗散、芯片處理速度和占用資源的多少是值得關(guān)注的幾個(gè)方面。出于這些方面的考慮
3、,我們引入了滑窗式LOG-MAP算法,我們設(shè)計(jì)的低功耗譯碼器采用這種改進(jìn)了的LOG-MAP算法。這種譯碼器有兩個(gè)基于LOG-MAP算法的分量碼譯碼器,這兩個(gè)分量碼譯碼器交替的處理數(shù)據(jù),最終完成譯碼。 本文主要完成的工作有以下幾個(gè)方面: 1.推導(dǎo)8狀態(tài)TTCM譯碼器的LOG-MAP算法,采用不同的迭代次數(shù)進(jìn)行性能仿真,并對(duì)其量化后的性能進(jìn)行分析。 2.在此基礎(chǔ)上,對(duì)2維分支8PSK映射的TTCM譯碼器進(jìn)行FPGA設(shè)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- Viterbi譯碼器的FPGA設(shè)計(jì).pdf
- Turbo碼譯碼器設(shè)計(jì)及其FPGA實(shí)現(xiàn).pdf
- 基于FPGA的LDPC譯碼器設(shè)計(jì).pdf
- Viterbi譯碼器的FPGA實(shí)現(xiàn).pdf
- RS(255,223)譯碼器的FPGA實(shí)現(xiàn)及其性能測試.pdf
- 采用動(dòng)態(tài)量化的LDPC譯碼方法和譯碼器設(shè)計(jì).pdf
- Turbo碼編碼譯碼器的研究及其FPGA實(shí)現(xiàn).pdf
- 維特比譯碼器的FPGA實(shí)現(xiàn).pdf
- 高速Viterbi譯碼器的FPGA實(shí)現(xiàn).pdf
- 卷積碼Viterbi譯碼器的設(shè)計(jì)及其FPGA實(shí)現(xiàn).pdf
- LDPC編譯碼器的FPGA實(shí)現(xiàn)及性能測試.pdf
- 基于FPGA的LDPC譯碼器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的Viterbi譯碼器實(shí)現(xiàn).pdf
- UWB中Viterbi譯碼器的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- LDPC碼研究及譯碼器的FPGA設(shè)計(jì).pdf
- 基于FPGA的Turbo碼編譯碼器設(shè)計(jì).pdf
- 全并行Viterbi譯碼器的FPGA實(shí)現(xiàn).pdf
- LDPC碼迭代譯碼器的FPGA實(shí)現(xiàn).pdf
- 可配置的Viterbi譯碼器的FPGA實(shí)現(xiàn).pdf
- 基于FPGA的LDPC碼譯碼器的實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論