已閱讀1頁,還剩58頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、上海交通大學工程碩士專業(yè)學位論文0.35um CMOS 工藝多頻點輸出鎖相環(huán)電路設計碩 士 研 究 生:吳潔學 號:1112102009導 師:莫亭亭副 導 師:姜自力申 請 學 位:工程碩士學 科:集成電路工程所 在 單 位:微電子學院答 辯 日 期:2013 年 12 月授予學位單位:上海交通大學上海交通大學 上海交通大學 上海交通大學 上海交通大學學位論文版權使用授權書 學位論文版權使用授權書 學位論文版權使用授權書 學位論文版權
2、使用授權書本學位論文作者完全了解學校有關保留、使用學位論文的規(guī)定,同意學校保留并向國家有關部門或機構送交論文的復印件和電子版,允許論文被查閱和借閱。本人授權上海交通大學可以將本學位論文的全部或部分內(nèi)容編入有關數(shù)據(jù)庫進行檢索,可以采用影印、縮印或掃描等復制手段保存和匯編本學位論文。保密 保密□,在 年解密后適用本授權書。本學位論文屬于不保密 不保密□。(請在以上方框內(nèi)打“√” )學位論文作者簽名: 指導教師簽名:日期: 日期:2013 年
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 鎖相環(huán)BIST測試電路設計.pdf
- 鎖相環(huán)內(nèi)建參數(shù)測量電路設計.pdf
- 鎖相環(huán)片上抖動測量電路設計.pdf
- 微機械陀螺中鎖相環(huán)電路設計.pdf
- 基于延遲鎖相環(huán)的時鐘電路設計.pdf
- 高速低抖動CMOS鎖相環(huán)電路設計.pdf
- 高頻低噪聲CMOS集成鎖相環(huán)電路設計.pdf
- 時鐘產(chǎn)生系統(tǒng)中的鎖相環(huán)電路設計.pdf
- 低噪聲的鎖相環(huán)時鐘產(chǎn)生電路設計.pdf
- 高階多相位電荷泵鎖相環(huán)電路設計.pdf
- 基于0.18μmcmos工藝低功耗電荷泵鎖相環(huán)電路設計
- 鎖相環(huán)頻率綜合器關鍵電路設計與實現(xiàn).pdf
- 手機基帶芯片中鎖相環(huán)時鐘產(chǎn)生電路設計.pdf
- 改進的用于FPGA的數(shù)字鎖相環(huán)電路設計.pdf
- 超高速CMOS鎖相環(huán)集成電路設計.pdf
- 高精度、分數(shù)分頻CMOS集成鎖相環(huán)電路設計.pdf
- 基于鎖相環(huán)結構的頻率綜合器芯片電路設計.pdf
- 基于CMOS電荷泵鎖相環(huán)的時鐘電路設計.pdf
- 電荷泵鎖相環(huán)的模型研究和電路設計.pdf
- 0.35um射頻cmos工藝壓控振蕩器和鎖相環(huán)設計
評論
0/150
提交評論