基于擴(kuò)展相容性掃描樹(shù)的低測(cè)試響應(yīng)數(shù)據(jù)量方法研究.pdf

1、全掃描測(cè)試是一種最有效和流行的可測(cè)性設(shè)計(jì)技術(shù)。它廣泛地應(yīng)用在超大規(guī)模集成(VLSI)電路和片上系統(tǒng)(SOC)中。全掃描測(cè)試技術(shù)通過(guò)將時(shí)序電路中的寄存器單元改造成掃描單元，并將這些掃描單元組織成單個(gè)或多個(gè)掃描鏈。全掃描測(cè)試技術(shù)的測(cè)試應(yīng)用時(shí)間依賴于掃描鏈的長(zhǎng)度。全掃描測(cè)試技術(shù)將時(shí)序電路的測(cè)試產(chǎn)生問(wèn)題轉(zhuǎn)化為組合電路的測(cè)試產(chǎn)生問(wèn)題，降低了測(cè)試生成的復(fù)雜度，并提高了故障覆蓋率。但是，測(cè)試應(yīng)用時(shí)間、測(cè)試數(shù)據(jù)量和測(cè)試功耗都大大增加。擴(kuò)展相容性掃描樹(shù)技

2、術(shù)通過(guò)添加邏輯非和異或函數(shù)擴(kuò)展掃描單元的相容性，并對(duì)相容掃描單元掃描移入相同的測(cè)試向量值，顯著地減少了測(cè)試應(yīng)用時(shí)間，測(cè)試激勵(lì)數(shù)據(jù)量以及測(cè)試功耗，但測(cè)試響應(yīng)數(shù)據(jù)量變大，而且布線復(fù)雜度增加。針對(duì)原始擴(kuò)展相容性掃描樹(shù)技術(shù)中的缺點(diǎn)，本文提出了以下兩個(gè)改進(jìn)方法。 首先，為了降低測(cè)試響應(yīng)數(shù)據(jù)量和布線難度，本文提出了一種新的擴(kuò)展相容性掃描樹(shù)結(jié)構(gòu)。在此結(jié)構(gòu)中，利用原始擴(kuò)展相容性掃描樹(shù)掃描單元的分組結(jié)果，將掃描單元重新分組，并按分組的大小重新排序

3、，最后把掃描樹(shù)倒置。實(shí)驗(yàn)結(jié)果表明：改進(jìn)的擴(kuò)展相容性掃描樹(shù)結(jié)構(gòu)保持了原結(jié)構(gòu)在降低測(cè)試應(yīng)用時(shí)間、測(cè)試激勵(lì)數(shù)據(jù)量、平均測(cè)試功耗和面積開(kāi)銷方面的優(yōu)勢(shì)，同時(shí)降低了測(cè)試響應(yīng)數(shù)據(jù)量和布線復(fù)雜度。對(duì)于ISCAS'89基準(zhǔn)電路，S38584的葉節(jié)點(diǎn)數(shù)降低了30.16％；其它幾個(gè)比較大的電路的布線復(fù)雜度平均降低了50.73％。 其次，為了進(jìn)一步減少掃描樹(shù)測(cè)試結(jié)構(gòu)需要的引腳數(shù)以及測(cè)試響應(yīng)數(shù)據(jù)量，同時(shí)克服錯(cuò)誤位擴(kuò)散帶來(lái)的困難，本文在異或網(wǎng)絡(luò)的基礎(chǔ)上，設(shè)