2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩113頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、本論文從基于高壓工藝的集成電路自防護、外防護以及MM模式防護三方面入手,深入研究了ESD(Electrostatic-Discharge,靜電放電)防護的相關(guān)問題,主要包括防護策略、防護器件內(nèi)部機理及設計驗證。論文使用TLP(Transmission-Line-Pulsing system,傳輸線脈沖)系統(tǒng)、半導體參數(shù)測試儀等專用設備對防護方案進行綜合評估,獲得了一些具有新穎性和實用性的結(jié)論,論文不僅提出了一些新型的ESD防護器件結(jié)構(gòu),

2、還提出了一種全芯片多電源域的防護設計思想。本文主要研究內(nèi)容和創(chuàng)新點如下:
   1.基于0.35μm BCD(Bipolar-CMOS-DMOS)特定高壓工藝,提出高壓集成電路的自防護策略。在對大輸出管nLDMOS(n type Lateral Double-DiffusedMetal Oxide Semiconductor,n型橫向雙擴散MOS管)的ESD特性進行研究的過程中,發(fā)現(xiàn)其反向抗ESD的能力很強,正向抗ESD的能力很

3、弱。分析認為這是Kirk效應導致的結(jié)果。鑒于此,本文提出了“體擴展”技術(shù),能增強nLDMOS中寄生三極管的魯棒性,從而加強了輸出管的自保護能力。
   2.基于0.35μm BCD特定高壓工藝,提出高壓集成電路的外防護策略。首先選擇nLDMOS作為防護器件,研究了其防護原理及能影響其ESD防護特性的因素:包括利用RC偵測電路對nLDMOS進行柵控,能增強其ESD泄放能力;而漏端接觸孔至柵端的距離(Lcont)則是影響nLDMOS

4、器件ESD魯棒性的最大因素,合理控制Lcont距離能極大增強防護器件泄放ESD的能力。
   3.其次,選擇LDMOS-SCR作為外防護器件。對不同結(jié)構(gòu)的ESD特性進行了研究。實驗發(fā)現(xiàn),如果在N+區(qū)和P+區(qū)短接組成的陽極中,選擇讓N+區(qū)靠近柵極,則防護器件表現(xiàn)為LDMOS的ESD特性,魯棒性低;如果選擇讓P+區(qū)靠近柵極,則防護器件表現(xiàn)為SCR的ESD特性,魯棒性高。
   4.更進一步,對于上述的LDMOS-SCR,如果

5、陽極中P+區(qū)至場氧區(qū)距離過短,則防護器件的觸發(fā)電壓將大幅下跌,雖然這可以通過采用在陽極P+與場氧區(qū)間插入浮空N+區(qū)的方法來避免,但如果插入的浮空N+區(qū)過長,則LDMOS-SCR易出現(xiàn)大電流飽和效應,導致防護器件的導通電阻變大。
   5.提出新型華夫餅式nLDMOS-SCR結(jié)構(gòu),跟傳統(tǒng)條狀LDMOS-SCR相比,歸一化后的失效電流值高達8.32 mA/μm2,相比傳統(tǒng)條狀兩又指和四叉指的LDMOS-SCR分別提高了33.1%和5

6、6.7%。
   6.一般通過級聯(lián)多個防護器件的方法可以成倍提升維持電壓(減小閂鎖風險),但這類傳統(tǒng)級聯(lián)技術(shù)不可避免的也同時增大了觸發(fā)電壓和導通電阻。針對這種情況,本文提出了新型低觸發(fā)電壓技術(shù)和低阻技術(shù):其中利用低觸發(fā)技術(shù)的單級防護器件,其觸發(fā)電壓能從50V減小到6至7V;而利用低阻技術(shù)的單級防護器件,其導通電阻能減小為原先的一半。
   7.還提出了一種利用P阱防護環(huán)電阻觸發(fā)級聯(lián)器件的新技術(shù),相比傳統(tǒng)級聯(lián)方式,既繼承了

7、傳統(tǒng)方式中維持電壓隨著防護器件串聯(lián)個數(shù)的增加而成倍增加的優(yōu)點,又能讓觸發(fā)電壓、維持電流和魯棒性等其它ESD特性幾乎保持不變。
   8.對HBM模式與MM模式之間的聯(lián)系進行了研究:當工藝線寬為深亞微米及以上時,HBM與MM失效值比率為10至12,當工藝線寬為深亞微米以下,比率上升至為15至20,MM模式的ESD防護難度加大。一般而言,抗HBM模式和抗MM模式的等級為水漲船高式。由于HBM放電模式為單向衰減式,而MM放電模式為雙向

8、阻尼振蕩式,因此利用雙向SCR結(jié)構(gòu)來防護MM模式的ESD是個很有效的措施。
   9.在0.35μm CMOS低壓工藝和65 nm CMOS低壓工藝中分別對DDSCR(Dual-direction SCR,雙向SCR)的ESD防護特性進行了研究。針對DDSCR具有觸發(fā)電壓過高和開啟時間過慢的兩大缺點,本文提出了基于外部輔助觸發(fā)的DDSCR器件結(jié)構(gòu)(這些外部輔助觸發(fā)器包括MOS管、三極管、電容、二極管串等)和基于內(nèi)部觸發(fā)的常開型D

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論