版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、0.5~1.2V65nm工藝下具有工藝下具有人眼人眼成像特性的成像特性的CMOSDPS設(shè)計(jì)設(shè)計(jì)A0.5~1.2VCMOSDPSfBionicHumanEyein65nmCMOSTechnology領(lǐng)域:集成電路工程作者姓名:金偉松指導(dǎo)教師:徐江濤副教授企業(yè)導(dǎo)師:李曉晨天津大學(xué)電子信息工程學(xué)院二零一三年十一月摘要隨著CMOS工藝特征尺寸已發(fā)展進(jìn)入深亞微米級(jí),輸出電壓擺幅的降低和噪聲水平的升高導(dǎo)致有源像素傳感器的信噪比、動(dòng)態(tài)范圍性能大幅下降
2、,這已成為有源像素傳感器動(dòng)態(tài)范圍不能達(dá)到CCD圖像傳感器相當(dāng)水平的瓶頸問題。同時(shí),工藝尺寸減小可使像素內(nèi)部集成更多的晶體管,因而集成像素級(jí)模數(shù)轉(zhuǎn)換器和存儲(chǔ)器,具有動(dòng)態(tài)范圍不直接依賴電源電壓特性的CMOS數(shù)字像素傳感器(DigitalPixelSensDPS)成為當(dāng)今圖像傳感器領(lǐng)域研制的熱點(diǎn)和前沿。針對(duì)小尺寸工藝電源電壓下降的趨勢,本文提出了一種基于脈沖寬度調(diào)制原理的DPS。它采用斜坡電流比較方式從而避免使用復(fù)雜像素級(jí)比較器,并可在低電源
3、電壓下工作;通過調(diào)節(jié)計(jì)數(shù)時(shí)鐘頻率來量化不同光強(qiáng)范圍對(duì)應(yīng)的光生電流,可同時(shí)提高像素最大可探測光電流、降低最小可探測光電流,從而使動(dòng)態(tài)范圍得到明顯提高,并使DPS具有對(duì)數(shù)響應(yīng)特性,這使得該DPS具有人眼成像特性;像素級(jí)模數(shù)轉(zhuǎn)換器和存儲(chǔ)器的使用,使傳感器實(shí)現(xiàn)全并行曝光,達(dá)到較高的幀頻;通過調(diào)節(jié)斜坡比較電流斜率可調(diào)節(jié)DPS對(duì)弱光范圍響應(yīng)的靈敏度,因而會(huì)使這種傳感器具有更廣泛的應(yīng)用領(lǐng)域。本文設(shè)計(jì)的DPS采用標(biāo)準(zhǔn)65nmCMOS工藝制作,像素尺寸為
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- CMOS65nm工藝下低功耗單元庫設(shè)計(jì).pdf
- 65nm工藝下6.25gbpsserdes發(fā)送器的設(shè)計(jì)
- 基于65nm CMOS工藝的高速SRAM設(shè)計(jì).pdf
- 65nm工藝下基于RRAM的非易失性SRAM單元設(shè)計(jì).pdf
- 65nm SRAM的設(shè)計(jì).pdf
- 基于65nm工藝的256Bit eFuse設(shè)計(jì).pdf
- 65nm溝槽刻蝕工藝研發(fā).pdf
- 基于65nm工藝的Rijndael加密算法ASIC設(shè)計(jì).pdf
- 65nm工藝下MOSFET的總劑量輻照效應(yīng)及加固研究.pdf
- 基于65nm工藝新型SRAM存儲(chǔ)單元設(shè)計(jì).pdf
- 基于65nm工藝的存儲(chǔ)器可測性設(shè)計(jì).pdf
- 基于65nm CMOS工藝的低功耗觸發(fā)器設(shè)計(jì).pdf
- 基于SMIC65nm工藝的靜態(tài)隨機(jī)存儲(chǔ)芯片的后端設(shè)計(jì).pdf
- 65nm NOR Flash工藝整合技術(shù)研究.pdf
- 具有人生哲理的句子
- 基于65nm CMOS工藝的系統(tǒng)芯片專用模擬IP研究與設(shè)計(jì).pdf
- 65nm CMOS工藝28Gb-s EAM驅(qū)動(dòng)器設(shè)計(jì).pdf
- 基于65nm CMOS的快速響應(yīng)LDO設(shè)計(jì).pdf
- 基于65nm工藝的FPGA可編程邏輯塊的全定制設(shè)計(jì).pdf
- 基于65nm工藝的10位,100MHz的電流舵DAC設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論