對eda課程設(shè)計(jì)的思考

1、<p>　　對EDA課程設(shè)計(jì)的思考</p><p>　　【摘要】介紹了EDA技術(shù)的先進(jìn)性并將該技術(shù)引入本科教學(xué)，從課程設(shè)計(jì)的選題、設(shè)計(jì)方法、存在的問題，以及同學(xué)們對課程設(shè)計(jì)的感想等方面，探討了EDA課程設(shè)計(jì)的一些新思路，新方法，以提高學(xué)生主動學(xué)習(xí)的積極性。實(shí)踐證明，同學(xué)們的動手能力都得到了提高，受到了較好地效果。 </p><p>　　【關(guān)鍵詞】EDA VHDL 課程設(shè)計(jì) <

2、;/p><p>　　EDA（Electronic Design Automation）即電子設(shè)計(jì)自動化。所謂自動化是指利用計(jì)算機(jī)完成電子系統(tǒng)設(shè)計(jì)。EDA技術(shù)以計(jì)算機(jī)為工具，代替人工完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設(shè)計(jì)仿真等工作。設(shè)計(jì)者只需完成對系統(tǒng)功能的描述，就可以由計(jì)算機(jī)軟件進(jìn)行處理，得到設(shè)計(jì)結(jié)果。系統(tǒng)設(shè)計(jì)的各個過程還可以分別進(jìn)行仿真，保證設(shè)計(jì)的正確性，使得設(shè)計(jì)能夠一次成功。而修改設(shè)計(jì)就如同修改軟件一樣方便。利用

3、EDA工具進(jìn)行設(shè)計(jì)，使得系統(tǒng)體積小，可靠性高，保密性好，可以極大地提高設(shè)計(jì)效率。 </p><p>　　EDA技術(shù)為電子設(shè)計(jì)提供了先進(jìn)的工具，它已成為衡量一個國家電子工業(yè)現(xiàn)代化水平的重要標(biāo)志之一。因此，培養(yǎng)具有EDA技術(shù)水準(zhǔn)的專業(yè)人才勢在必行。最近幾年，EDA軟件的Pc平臺進(jìn)展迅速，普通的設(shè)計(jì)師也可以得到廉價(jià)的、在WINDOWS上運(yùn)行的EDA軟件。隨著EDA技術(shù)的日益普及，相信它會成為每一個電子工程師的主要設(shè)計(jì)工

4、具。由此，我們在我校電子信息工程專業(yè)開設(shè)了EDA這門課，并安排了兩周的課程設(shè)計(jì)。 </p><p>　　一、EDA課程設(shè)計(jì)的要求 </p><p>　　在進(jìn)行EDA課程設(shè)計(jì)中，我們每個題目都涉及到了計(jì)數(shù)器的設(shè)計(jì)。從這方面內(nèi)容入手，利用學(xué)生學(xué)到的數(shù)字電子技術(shù)的知識，先用圖形法來完成計(jì)數(shù)器的設(shè)計(jì)，從宏庫中調(diào)用四位二進(jìn)制計(jì)數(shù)器74161、三輸入與非門NhND3、GND、電源VCC等器件。用同步置

5、零來實(shí)現(xiàn)模為12的計(jì)數(shù)器。然后連線、存盤、編譯、仿真。最后讓學(xué)生們把自己設(shè)計(jì)的結(jié)果下載成功，提高他們的自信心。接下來再用VHDL語言進(jìn)行該計(jì)數(shù)器的設(shè)計(jì)。這樣，學(xué)生很快就對Ouartus Ⅱ軟件入門了，掌握了圖形輸入法和文本輸入法的設(shè)計(jì)。在此基礎(chǔ)上讓學(xué)生深入思考，再擴(kuò)展一些功能模塊實(shí)現(xiàn)所設(shè)計(jì)的題目。比如，數(shù)字鐘的設(shè)計(jì)，通過計(jì)數(shù)器的設(shè)計(jì)，完成了秒、分、時三個基本模塊的設(shè)計(jì)，再擴(kuò)展計(jì)時、報(bào)時、鬧時等模塊即可完成課程設(shè)計(jì)的任務(wù)。通過這樣的過程，

6、提高學(xué)生們的分析問題能力和動手設(shè)計(jì)能力。 </p><p>　　由于Ouartus Ⅱ軟件的靈活性，實(shí)現(xiàn)設(shè)計(jì)可有多種方案，這就給同學(xué)們提供充分的思維空間。有的同學(xué)采用VHDL硬件描述語言設(shè)計(jì)；有的同學(xué)用軟件包提供的宏庫設(shè)計(jì)；有的同學(xué)采用VHDL語言、宏庫、基本門電路的混合輸入法，以上幾種設(shè)計(jì)方案都可以實(shí)現(xiàn)所要求的設(shè)計(jì)內(nèi)容，但各有特色。采用門電路進(jìn)行設(shè)計(jì)，從節(jié)省資源角度上看是最佳的；采用宏庫設(shè)計(jì)，比較清楚簡練，節(jié)省

7、時間；而采用VHDL語言設(shè)計(jì)，流程比較清晰，是設(shè)計(jì)較大規(guī)模數(shù)字系統(tǒng)的方向。 </p><p>　　兩周后，大部分同學(xué)都完成了自己的設(shè)計(jì)任務(wù)，并通過了驗(yàn)收。成績優(yōu)秀的設(shè)計(jì)結(jié)果可供其他同學(xué)參觀學(xué)習(xí)。 </p><p>　　二、EDA課程設(shè)計(jì)的感想 </p><p>　　以往電子方面的課程設(shè)計(jì)是在實(shí)驗(yàn)中用面包板搭接線路完成的。常由于接線中紊亂和實(shí)驗(yàn)面包板與導(dǎo)線接觸不良，學(xué)

8、生把相當(dāng)多的時間和精力用在查線上，二真正用于設(shè)計(jì)電路的時間不超過50%，學(xué)生的設(shè)計(jì)積極性也不能很好地發(fā)揮出來。從本次課程設(shè)計(jì)來看，將基于EDA的計(jì)算機(jī)輔助設(shè)計(jì)軟件與本科生電子技術(shù)課程設(shè)計(jì)相結(jié)合，大大提高了電子技術(shù)課程設(shè)計(jì)的功能和效率，同學(xué)們收益很大。在課程設(shè)計(jì)中學(xué)生們普遍積極性較高，因教學(xué)上機(jī)時間較少，很大同學(xué)加班加點(diǎn)，只要有空機(jī)位就來上機(jī)。同學(xué)之間討論氣氛熱烈。在同學(xué)們上交來的報(bào)告中，有的同學(xué)說：“應(yīng)該說設(shè)計(jì)之前，面對如此復(fù)雜的一個系

9、統(tǒng)設(shè)計(jì)，自己是不知從何下手，但經(jīng)過和同學(xué)的交流與討論，設(shè)計(jì)思路漸漸明晰起來，設(shè)計(jì)方案也逐漸形成……。總的來說，這樣的課程設(shè)計(jì)對自己的系統(tǒng)設(shè)計(jì)水平以及硬件水平都有了提高，有可能的話，應(yīng)多開展這樣的課程設(shè)計(jì)?！币灿械耐瑢W(xué)說：“本次課程設(shè)計(jì)，使我們了解了ASIC設(shè)計(jì)的全過程，從最初的原理設(shè)計(jì)、原理框圖、功能分塊、器件選用、電路圖繪制、電路仿真，直至最后的編譯、仿真、適配、下載都有了一定的了解，這對我們以后的工作有很大的幫助?！庇械耐瑢W(xué)說：“課

10、程設(shè)計(jì)的時間雖然短</p><p>　　通過課程設(shè)計(jì)的實(shí)踐我們感受到，在短短兩周的時間內(nèi)，同學(xué)們不僅深化了已學(xué)過的數(shù)字電路知識，還初步掌握了EDA的使用方法和編譯技巧，是有限的學(xué)時得以無限的擴(kuò)展。同時，通過課程設(shè)計(jì)向著系統(tǒng)設(shè)計(jì)的自動化，系統(tǒng)生成單片化，系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)用戶化的發(fā)展方向，是同學(xué)們增強(qiáng)了電子系統(tǒng)設(shè)計(jì)自動化的觀念。課程設(shè)計(jì)也存在一些不足，在兩周的時間內(nèi)，同學(xué)們既要學(xué)習(xí)、掌握EDA開發(fā)工具，又要完成課題設(shè)計(jì)