源端串聯(lián)匹配分析案例

1、對(duì)高速信號(hào)線匹配問題的分析一、問題的提出在研發(fā)過程中，有設(shè)計(jì)人員提出，在850(CPU)的地址線上不應(yīng)該加匹配串聯(lián)電阻，并主張?jiān)谠瓉碓O(shè)計(jì)中有串聯(lián)匹配電阻的要去掉。但根據(jù)高速信號(hào)設(shè)計(jì)原則，對(duì)高速高頻信號(hào)線必須根據(jù)實(shí)際布局情況考慮信號(hào)線的匹配，否則有可能引起信號(hào)完整性問題，產(chǎn)生大的過沖或振玲等現(xiàn)象，使設(shè)計(jì)留下隱患。為了明確上述問題，我們做了以下工作。二、試驗(yàn)分析為了對(duì)加匹配串聯(lián)電阻和不加匹配串聯(lián)電阻這二種情況進(jìn)行比較，我們進(jìn)行了下面的測(cè)試。

2、測(cè)試的原理簡(jiǎn)圖見圖1，PCB布局見圖2。測(cè)試是在收信板BRX上進(jìn)行的。將BRX通電跑起來后，對(duì)850的一根地址線進(jìn)行了測(cè)試，測(cè)試數(shù)據(jù)為其244的一根輸出線上所帶三個(gè)負(fù)載輸入端的信號(hào)波形。850（CPU）的時(shí)鐘由50MHz晶振分頻提供，其工作頻率為25MHz。測(cè)試的原理簡(jiǎn)圖見圖1，圖1測(cè)試的原理簡(jiǎn)圖測(cè)試了以下幾種情況：1.244的型號(hào)為PI74FCT163244VC，驅(qū)動(dòng)輸出端不加33歐串聯(lián)電阻，測(cè)試結(jié)果見圖3、圖4、圖5。2.244的型

3、號(hào)為PI74FCT163244VC，驅(qū)動(dòng)輸出端加33歐串聯(lián)電阻，測(cè)試結(jié)果見圖6、圖7、圖8。3.244的型號(hào)為PI74ALVCH162244V，驅(qū)動(dòng)輸出端不加33歐串聯(lián)電阻，測(cè)試結(jié)果見圖9、圖10、圖11。4.244的型號(hào)為PI74ALVCH162244V，驅(qū)動(dòng)輸出端加33歐串聯(lián)電阻，測(cè)試結(jié)果見圖12、圖13、圖14。上面測(cè)試了二種型號(hào)的244，分別為PI74FCT163244VC和PI74ALVCH162244V，二種型號(hào)的封裝一致，

4、主要區(qū)別在于，在PI74ALVCH162244V的輸出端，內(nèi)部等效串聯(lián)了一個(gè)25歐的電阻，而PI74FCT163244VC沒有。測(cè)試結(jié)果：測(cè)試結(jié)果：33Ω850(CPU)244BootFlashFPGAR20cm10cm：測(cè)試點(diǎn)R：外置匹配電阻其中圖5FPGA輸入端信號(hào)波形（244為PI74FCT163244VC，不加33歐串聯(lián)電阻，上面的過沖約700mV，下面超過1000mV）圖6BOOT輸入端信號(hào)波形（244為PI74FCT1632