版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、TheResearchofRadiationHardenedEEPROMCellandESDDesigninDeepSub—micronSiTechnologyAThesisSubmittedtoSoutheastUniversityFortheAcademicDegreeofMasterofEngineeringBYTIANHaiyanSupervisedbyProfessorLIBingandSeniorEngineer(resea
2、rcher)FENGQingCollegeofSoftwareSoutheastUniversityOctober10,2015摘要摘要EEPROM作為非揮發(fā)存儲(chǔ)設(shè)備,大量用于航空與航天領(lǐng)域。但是由于空間應(yīng)用環(huán)境的復(fù)雜性,存儲(chǔ)陣列常常會(huì)受到輻射的影響而使關(guān)鍵數(shù)據(jù)丟失或器件失效,ESD保護(hù)結(jié)構(gòu)也受到一定的破壞,使得常規(guī)的ESD保護(hù)結(jié)構(gòu)不再有保護(hù)芯片內(nèi)部電路的能力。如何滿足空間應(yīng)用的需要,提高EEPROM的抗輻照性能,是多年來(lái)研究的熱點(diǎn)。本
3、文從輻射效應(yīng)對(duì)器件的影響機(jī)理入手,分析了EEPROM的存儲(chǔ)單元及常規(guī)ESD保護(hù)電路在輻射環(huán)境中的失效機(jī)理。且為了減小總劑量效應(yīng)的影響,本文新設(shè)計(jì)了一種FLOTOX單元。該單元減薄了器件氧化層的厚度,并通過(guò)改進(jìn)器件結(jié)構(gòu),消除了寄生的MOS管,將單元抗總劑量輻射能力從50kRad(Si)提升至150kRad(Si)以上?;诂F(xiàn)有的商用線工藝,我們通常使用薄外延片來(lái)減小單粒子閂鎖效應(yīng)的影響,但是低阻襯底會(huì)降低NMOS器件的ESD能力。本文在E
4、SD設(shè)計(jì)時(shí),利用0181tmEEPROM工藝中的固有版次,改進(jìn)了NMOS器件的結(jié)構(gòu),使之ESD性能大幅提高,有效抑制了輻射對(duì)ESD器件的影響。本文的研究成果已應(yīng)用于一款抗輻照EEPROM電路設(shè)計(jì)中。經(jīng)加固后,電路抗總劑量150kRad(Si),抗單粒子閂鎖效)立90MeVcm2/mg,抗單粒子翻轉(zhuǎn)效應(yīng)≥15MeVcmZ/mg,人體模型ESD等級(jí)達(dá)3kV。上述各參數(shù)均達(dá)到設(shè)計(jì)指標(biāo)要求。關(guān)鍵字:總劑量效應(yīng),單粒子效應(yīng),非易失存儲(chǔ)器,抗輻照設(shè)
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 亞微米和深亞微米IC中的ESD保護(hù)結(jié)構(gòu)研究.pdf
- 深亞微米GGNMOS的ESD防護(hù)特性研究.pdf
- 研究在深亞微米技術(shù)下ESD防護(hù)設(shè)計(jì)策略.pdf
- 深亞微米高速CMOS集成電路的ESD研究.pdf
- 超深亞微米CMOS器件ESD可靠性研究.pdf
- 超深亞微米器件的輻照特性研究與建模.pdf
- 深亞微米標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì)與優(yōu)化.pdf
- 深亞微米標(biāo)準(zhǔn)單元的可制造性設(shè)計(jì).pdf
- 深亞微米工藝下的單元時(shí)序建模研究.pdf
- 深亞微米靈敏放大器設(shè)計(jì).pdf
- 深亞微米FPGA互連抗軟錯(cuò)誤方法研究.pdf
- 渾亞微米GGNMOS的ESD防護(hù)特性研究.pdf
- 深亞微米SRAM存儲(chǔ)單元穩(wěn)定性研究.pdf
- 深亞微米高速低功耗SRAM的設(shè)計(jì).pdf
- 深亞微米CMOS高速分接器設(shè)計(jì).pdf
- 深亞微米ASIC靜態(tài)時(shí)序分析及實(shí)現(xiàn).pdf
- 深亞微米單元工藝參數(shù)提取和建模技術(shù)研究.pdf
- 亞微米、深亞微米CMOS集成電路靜電保護(hù)結(jié)構(gòu)設(shè)計(jì)研究.pdf
- 抗反射介質(zhì)膜在深亞微米ULSI的研究和優(yōu)化.pdf
- 深亞微米VLSI GHz時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)方法研究.pdf
評(píng)論
0/150
提交評(píng)論