版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、復(fù)旦大學(xué)碩士學(xué)位論文抗反射介質(zhì)膜在深亞微米ULSI的研究和優(yōu)化姓名:李晗玲申請學(xué)位級別:碩士專業(yè):材料工程指導(dǎo)教師:鄭國祥劉艷平20070930復(fù)旦大學(xué)工程碩士學(xué)位論文摘要隨著集成電路微型化、高速度、低功耗、高集成度的發(fā)展,高精度的光刻技術(shù)成為了一道重要的環(huán)節(jié),同時為高精度光刻技術(shù)鋪平道路的抗反射膜工藝就成了必然選擇。介質(zhì)抗反射層(D觚℃)作為抗反射膜的一種,是利用含有氮元素的氣體材料與硅烷氣體反應(yīng),使生成物的物質(zhì)氮氧化硅(SION)中
2、含有硅、氧、氮等元素,起到既保證光線透過的折射效應(yīng),又盡量避免光線的反射效應(yīng)的作用,足以滿足O18微米甚至O13微米集成電路的要求;但由于DARC本身的折射率,反射率,膜厚等指標(biāo)對光學(xué)參數(shù)的影響起著至關(guān)重要的作用,選定不當(dāng)會造成達(dá)不到光刻技術(shù)的要求,嚴(yán)重時會直接影響到器件性能甚至導(dǎo)致器件失效。因此,研究開發(fā)DARC薄膜,使其滿足集成電路實(shí)際生產(chǎn)工藝的要求具有非常重要的意義。本論文采用PECVD的方法制備了抗反射的DARC膜,并研究和解決
3、了DARC膜在設(shè)計,開發(fā)本身參數(shù)和應(yīng)用過程中存在的實(shí)際問韙,使其成功地應(yīng)用在018和013微米超大規(guī)模集成電路制造中:根據(jù)光刻技術(shù)對DARC膜的要求,首先探討了在單項(xiàng)工藝性能參數(shù)上符合要求的DARC膜的一般設(shè)計和開發(fā)方法;然后通過對兩種DARC膜進(jìn)行實(shí)驗(yàn)設(shè)計(DOE)方法,優(yōu)化和調(diào)整工藝參數(shù)(如氣體流量、氣壓等),研究各參數(shù)對工藝性能的影響,探討了如何使其具有工藝穩(wěn)定和可靠等特點(diǎn),以滿足大生產(chǎn)的要求;針對在光刻技術(shù)過程中存在的光刻膠倒角
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- BARC抗反射層在深亞微米半導(dǎo)體光刻工藝中的應(yīng)用及優(yōu)化.pdf
- 光束在透明介質(zhì)膜上的反射和透射.pdf
- 亞微米和深亞微米IC中的ESD保護(hù)結(jié)構(gòu)研究.pdf
- 深亞微米IC物理設(shè)計的均衡優(yōu)化研究.pdf
- 深亞微米抗輻照EEPROM單元及ESD設(shè)計.pdf
- 深亞微米FPGA互連抗軟錯誤方法研究.pdf
- 深亞微米互連線時延的緩沖插入優(yōu)化.pdf
- 深亞微米標(biāo)準(zhǔn)單元庫設(shè)計與優(yōu)化.pdf
- 深亞微米集成電路時鐘線網(wǎng)的設(shè)計布線和優(yōu)化算法研究.pdf
- 深亞微米工藝集成電路串?dāng)_控制技術(shù)的研究和優(yōu)化設(shè)計.pdf
- 深亞微米(納米)硅基在片電感器件的模型研究及性能優(yōu)化.pdf
- 深亞微米集成電路的互連建模與時序優(yōu)化.pdf
- 深亞微米GGNMOS的ESD防護(hù)特性研究.pdf
- 超深亞微米PMOSFET的NBTI效應(yīng)研究.pdf
- 基于Encounter的深亞微米布局設(shè)計和布線方法研究.pdf
- 深亞微米工藝下互連線的時延估算和時鐘樹優(yōu)化.pdf
- 深亞微米應(yīng)變硅器件的模擬研究.pdf
- 研究在深亞微米技術(shù)下ESD防護(hù)設(shè)計策略.pdf
- 超深亞微米PMOSFET器件NBTI研究.pdf
- 超深亞微米PMOSFET中的NBTI研究.pdf
評論
0/150
提交評論