深亞微米高性能數(shù)字ASIC芯片的后端設計.pdf_第1頁
已閱讀1頁，還剩82頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、本文研究了數(shù)字ASIC芯片設計中的邏輯綜合理論、靜態(tài)時序分析理論、電源網(wǎng)絡分析和設計理論、時鐘樹的設計與綜合理論、布局布線理論等關(guān)鍵技術(shù)，并在這些關(guān)鍵理論技術(shù)的基礎上很好地完成了一個750萬門的雷達數(shù)字信號處理SoC芯片的后端工作，已從 SMIC（中芯國際）流片完成，并封裝完畢，該芯片的系統(tǒng)測試工作正在進行中，絕大部分的功能已經(jīng)驗證正確。該芯片是采用SMIC0.18um1P6M工藝、自主開發(fā)的、內(nèi)嵌DSP核的通用雷達信號處理SoC(片上

2、系統(tǒng))芯片，流片面積11.744mm×11.744mm，封裝后面積31mm×31mm。其后端工作主要包括：邏輯綜合、靜態(tài)時序分析、電源分配網(wǎng)絡的設計、時鐘樹的設計與綜合、布局布線等。
　　本文的主要內(nèi)容如下：
　　1．深亞微米高性能ASIC芯片的邏輯綜合理論分析和雷達數(shù)字信號處理SoC芯片的邏輯綜合過程；
　　2．深亞微米高性能ASIC芯片的靜態(tài)時序分析理論分析和雷達數(shù)字信號處理SoC芯片的靜態(tài)時序分析過程；
　

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論