版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、深亞微米工藝條件下的單元工藝參數(shù)提取和建模是一個極其復(fù)雜的過程,開展這方面的研究工作具有重要的學(xué)術(shù)意義和很高的實用價值.該文給出了深亞微米工藝條件下單元工藝參數(shù)提取和建模的完整流程,該流程能快速精確地完成單元工藝參數(shù)提取和建模.文中提出的激勵波形約簡算法、輸入信號驅(qū)動算法、測試點動態(tài)插入算法和結(jié)果表優(yōu)化壓縮算法等,達(dá)到了國際同類研究的先進(jìn)水平.該文實現(xiàn)了單元工藝參數(shù)提取的激勵波形生成算法,該算法在分析單元函數(shù)功能的基礎(chǔ)上,通過借鑒多維路
2、徑敏化算法,從邏輯上得到參數(shù)提取的激勵波形.對于單元引腳較多的情況,算法通過分析電路中間節(jié)點的充放電狀態(tài),提出了激勵波形約簡算法,通過激勵波形精簡,大大地加快了工藝參數(shù)提取過程.論文研究了深亞微米工藝下的格點偏離現(xiàn)象,解決了深亞微米工藝條件下的輸入信號定位問題,提出的輸入信號驅(qū)動算法能快速精確地得到與實際信號一致的輸入激勵信號,很好地提高了工藝庫參數(shù)的精度.在分析深亞微米工藝下器件模型的基礎(chǔ)上,文章推導(dǎo)了單元工作曲面范圍的計算公式,給出
3、了參數(shù)提取測試點的選擇算法.通過計算單元在各測試狀態(tài)下的最大、最小輸出負(fù)載,輸入信號的最大、最小斜率,算法能精確計算單元的工作曲面范圍;通過參數(shù)測試點的動態(tài)插入,算法能獲得最佳的參數(shù)測試點,最大程度地表征整個參數(shù)曲面空間.對于深亞微米工藝下參數(shù)提取的冗余測試現(xiàn)象,文中給出了參數(shù)表的優(yōu)化壓縮算法,其結(jié)果表能精確表征整個參數(shù)曲面空間并足夠簡練.文章最后討論了單元的信號完整性問題.論文研究了IR Drop對單元時序參數(shù)的影響,給出了相應(yīng)的表示
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 深亞微米工藝條件下標(biāo)準(zhǔn)單元和存儲器邏輯參數(shù)提取及建模技術(shù)研究.pdf
- 深亞微米工藝下Memory特征參數(shù)提取關(guān)鍵技術(shù)研究.pdf
- 深亞微米工藝下的單元時序建模研究.pdf
- 基于深亞微米工藝的IP設(shè)計技術(shù)研究.pdf
- 深亞微米工藝下的Memory建庫技術(shù)研究.pdf
- 砷化鎵工藝中深亞微米柵工藝技術(shù)研究.pdf
- 深亞微米全耗盡SOI MOSFET參數(shù)提取方法的研究.pdf
- 亞微米和深亞微米IC中的ESD保護(hù)結(jié)構(gòu)研究.pdf
- 深亞微米集成電路結(jié)構(gòu)-工藝及相關(guān)微分析技術(shù)研究.pdf
- 超深亞微米標(biāo)準(zhǔn)單元庫的可制造性設(shè)計技術(shù)研究.pdf
- 亞90納米CMOS器件PSP建模技術(shù)和參數(shù)提取的研究.pdf
- 深亞微米片上電磁兼容技術(shù)研究與應(yīng)用.pdf
- 深亞微米器件輻射機理及仿真技術(shù)研究.pdf
- 超深亞微米器件的輻照特性研究與建模.pdf
- 深亞微米CMOS工藝下模擬集成電路的數(shù)字增強技術(shù)研究.pdf
- 深亞微米 CMOS 工藝下模擬集成電路的數(shù)字增強技術(shù)研究.pdf
- 深亞微米IC互連降階分析與優(yōu)化技術(shù)研究.pdf
- 超深亞微米IC后端設(shè)計中關(guān)鍵技術(shù)研究.pdf
- 深亞微米工藝集成電路串?dāng)_控制技術(shù)的研究和優(yōu)化設(shè)計.pdf
- 基于RRNS和均衡的深亞微米VLSI中的數(shù)據(jù)保護(hù)技術(shù)研究.pdf
評論
0/150
提交評論