時(shí)延測(cè)試向量產(chǎn)生方法的研究.pdf

1、集成電路(integratedcircuit，IC)測(cè)試是IC產(chǎn)品制造過程中不可缺少的環(huán)節(jié)。它既要保證IC芯片的正確邏輯，又要保證IC芯片在規(guī)定的時(shí)間內(nèi)做出正確的響應(yīng)。隨著IC系統(tǒng)工作頻率的不斷提高，一個(gè)細(xì)微的制造誤差都可能對(duì)芯片的可靠性造成影響。因此，以確保IC時(shí)序特征的正確性為目標(biāo)的時(shí)延測(cè)試也成為了測(cè)試領(lǐng)域的一個(gè)熱點(diǎn)問題。
　　本文分別針對(duì)小時(shí)延故障模型和跳變時(shí)延故障模型研究時(shí)延故障測(cè)試。針對(duì)小時(shí)延故障，研究新的測(cè)試產(chǎn)生方法，

2、進(jìn)一步減少測(cè)試產(chǎn)生時(shí)間，提高小時(shí)延故障覆蓋率。針對(duì)跳變時(shí)延故障，提出一個(gè)故障覆蓋率較高的測(cè)試產(chǎn)生方案。本文創(chuàng)新性的主要工作有:
　　(1)充分利用電路中節(jié)點(diǎn)間的相互關(guān)系，提出利用統(tǒng)計(jì)信息指導(dǎo)測(cè)試產(chǎn)生過程的方法。提出的測(cè)試產(chǎn)生方法在通路選擇上采取通路自增長(zhǎng)的方式，縮小了通路的搜索空間。同時(shí)，采用超速測(cè)試，把電路中的通路合理的進(jìn)行分組，提高了通路的可測(cè)性。提出的統(tǒng)計(jì)信息方法，能夠在測(cè)試產(chǎn)生的回退階段提前對(duì)未知信息做出判斷，從而減少由沖

3、突導(dǎo)致的回溯次數(shù)，降低測(cè)試產(chǎn)生時(shí)間，在回溯次數(shù)的限定下，提高故障覆蓋率。在ISCAS'89基準(zhǔn)電路上進(jìn)行的實(shí)驗(yàn)表明，提出的方法在減少測(cè)試產(chǎn)生時(shí)間，提高小時(shí)延故障覆蓋率均有一定的效果，故障覆蓋率平均提高1.3％左右。
　　(2)合理地利用固定型故障的測(cè)試產(chǎn)生方法，設(shè)計(jì)出一個(gè)具有較高效率的跳變時(shí)延故障測(cè)試產(chǎn)生方案。采取的方法把單幀電路結(jié)構(gòu)改造為雙幀電路結(jié)構(gòu)，使得產(chǎn)生的測(cè)試向量滿足歪斜負(fù)載(latch-on-shift，LOS)時(shí)延測(cè)試