CMOS集成電路ESD保護(hù)技術(shù)的研究和設(shè)計.pdf_第1頁
已閱讀1頁，還剩79頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、靜電放電（Electronic-Static Discharge, ESD）是IC生產(chǎn)制造過程中非常普遍的現(xiàn)象，因而ESD保護(hù)電路也是集成電路設(shè)計的重要部分，它直接影響IC的性能和使用壽命。隨著半導(dǎo)體制造工藝的不斷進(jìn)步，CMOS工藝的特征尺寸不斷下降，柵氧化層厚度不斷降低，氧化層擊穿電壓不斷下降，以及先進(jìn)工藝（如LDD工序，salicide工序）的使用，都會直接影響ESD保護(hù)電路的性能，因此，IC設(shè)計中ESD保護(hù)電路的研究與設(shè)計變得尤為

2、迫切重要。
　　本文的主要內(nèi)容包括以下幾個方面：
　?。?）ESD相關(guān)理論研究。分析了集成電路中靜電產(chǎn)生的原因及其對IC的危害，介紹了IC中ESD失效模式和四種放電模型、ESD的測試方法。
　?。?）ESD保護(hù)方案的設(shè)計。首先研究了常用ESD保護(hù)器件（二極管、MOSFET、SCR、電阻）的物理特性，因為ESD保護(hù)電路的設(shè)計主要是利用CMOS器件的I-V特性。本文主要是設(shè)計一款OTP存儲芯片的ESD保護(hù)方案，根據(jù)ESD電

3、流的路徑，設(shè)計了與之相對應(yīng)的低阻電流通路，并設(shè)計了芯片各個模塊的ESD保護(hù)電路。
　?。?）ESD保護(hù)電路的版圖設(shè)計及全芯片的ESD保護(hù)網(wǎng)絡(luò)。標(biāo)準(zhǔn)工藝中的LDD與salicide工序可以提升普通器件的性能，卻會大大降低ESD保護(hù)器件的性能，因此ESD保護(hù)電路的版圖與普通電路的版圖有很大不同，對此做出了相應(yīng)的版圖加強措施。最后設(shè)計了全芯片的ESD保護(hù)網(wǎng)絡(luò)。芯片基于0.18μm工藝實現(xiàn)了成功流片。
　?。?）芯片ESD測試。芯片

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論