基于TSV的三維集成電路分割算法的研究.pdf

1、隨著科技的發(fā)展,集成電路在高性能、低功耗、便攜性的發(fā)展面臨著嚴(yán)峻的挑戰(zhàn)。在眾多新技術(shù)中,三維集成電路技術(shù)采用芯片內(nèi)部垂直堆疊多層晶片的方法,成倍地提升了集成電路單位面積的集成數(shù)量,芯片層間主要通過TSV實(shí)現(xiàn)垂直互聯(lián)。但是如不加以優(yōu)化,TSV的面積開銷將占據(jù)較多的芯片面積,使得芯片開銷增加;同時(shí)三維集成電路分割方案的好壞對(duì)于電路的性能影響巨大。本文正是對(duì)于這兩個(gè)問題展開研究,主要工作如下:
　　首先,對(duì)三維集成電路的優(yōu)勢(shì)和技術(shù)方法進(jìn)

2、行了描述。對(duì)于TSV技術(shù)、三維集成電路的設(shè)計(jì)制造流程、當(dāng)前的三維集成電路分割方案進(jìn)行介紹,并分析當(dāng)前三維集成電路的研究發(fā)展方向。
　　其次,對(duì)TSV進(jìn)行三維建模分析,并且通過物理計(jì)算建立其等效二維電路模型,通過分析和對(duì)比 TSV的傳輸特性不僅可以得知 TSV可以在高頻下進(jìn)行低損耗傳輸,并且驗(yàn)證了其二維電路模型的正確性。并進(jìn)一步給出TSV在傳輸信號(hào)時(shí)的延遲計(jì)算方法,對(duì)TSV的故障類型和特性進(jìn)行了分析,得到了TSV故障主要發(fā)生原因了對(duì)

3、于電路的影響。
　　再次,論文提出了基于TSV進(jìn)行三維集成電路分割的算法方案,可同時(shí)考慮電路的性能要求和TSV的數(shù)量限制對(duì)于三維集成電路進(jìn)行功能模塊級(jí)的分割。論文給出了該問題的數(shù)學(xué)描述,綜合多種方案的分析,設(shè)計(jì)了基于粗粒度三維集成電路的整體分割方案,并在算法級(jí)對(duì)于問題進(jìn)行描述。給出算法設(shè)計(jì)的完整設(shè)計(jì)方案,并采用 C++語(yǔ)言對(duì)于提出的算法進(jìn)行實(shí)現(xiàn)。
　　最后對(duì)于文中提出的算法進(jìn)行實(shí)驗(yàn)分析。使用文中提出的算法在給出三組不同約束的