基于Nios II的組合慣導(dǎo)并行解算及接口設(shè)計.pdf_第1頁
已閱讀1頁，還剩60頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、SINS/GPS(捷聯(lián)式慣性導(dǎo)航/全球定位)組合導(dǎo)航系統(tǒng)是整合了捷聯(lián)式慣性導(dǎo)航系統(tǒng)自主性、連續(xù)性與全球定位系統(tǒng)高精度的優(yōu)勢,于近些年來發(fā)展起來的一種組合導(dǎo)航系統(tǒng)。飛機(jī)、船艦等應(yīng)用領(lǐng)域日益增多的高動態(tài)性應(yīng)用導(dǎo)致了對導(dǎo)航系統(tǒng)更加嚴(yán)格的實時性要求,因而提高導(dǎo)航系統(tǒng)的實時性、是現(xiàn)代導(dǎo)航系統(tǒng)的發(fā)展方向之一。本文以提升SINS/GPS組合導(dǎo)航系統(tǒng)的實時性為目的,設(shè)計了SINS/GPS組合系統(tǒng)的導(dǎo)航計算機(jī)架構(gòu)、解算中矩陣并行處理方法及系統(tǒng)導(dǎo)航參數(shù)獲取

2、模塊。
　　1.劃分組合導(dǎo)航系統(tǒng)結(jié)構(gòu),設(shè)計系統(tǒng)中慣導(dǎo)元件、GPS的參數(shù)采集單元。該部分完成了:多通道AD7606-6的verilog控制代碼編寫、數(shù)據(jù)緩沖器FIFO設(shè)計、GPS導(dǎo)航電文的FPGA采集任務(wù)。
　　2.設(shè)計了適用于導(dǎo)航系統(tǒng)的雙NiosⅡ系統(tǒng),以充分利用FPGA的并行化優(yōu)勢以及與FPGA+雙DSP的導(dǎo)航系統(tǒng)架構(gòu)相比能夠有效減少芯片間信號時延的優(yōu)點。具體過程包括系統(tǒng)內(nèi)部組件搭建、外部存儲器選擇、雙CPU的互斥訪問等過

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論