面向移動設(shè)備3D圖形處理器的設(shè)計與實現(xiàn).pdf

1、隨著計算機圖形學(xué)和桌面平臺圖形顯卡的發(fā)展,高質(zhì)量的3D圖形繪制已經(jīng)深入人心,基于圖形學(xué)算法的高真實感繪制逐漸擴展到越來越多的日常應(yīng)用之中,尤其是移動設(shè)備,手機,平板電腦,車載GPS,醫(yī)療和工業(yè)手持設(shè)備等。盡管3D圖形繪制在PC平臺已經(jīng)相當(dāng)成熟,但由于移動設(shè)備嚴(yán)格的低功耗與低存儲帶寬限制,無法把高性能高功耗高存儲帶寬的PC圖形系統(tǒng)簡單地裁剪移植到移動設(shè)備。而傳統(tǒng)移動設(shè)備采用CPU軟件模擬3D繪制的方案在性能上已遠(yuǎn)遠(yuǎn)不能滿足應(yīng)用程序的要求。

2、在這種情況下,專門面向移動設(shè)備的圖形硬件及應(yīng)用程序編程接口才終于被重視。
　　本文針對移動設(shè)備的特點,在分析通用3D圖形算法基礎(chǔ)理論后,設(shè)計了一個32位可編程頂點處理器,有專用的指令存儲器和數(shù)據(jù)Cache,支持4路SIMD及數(shù)據(jù)前推,主要用于計算幾何變換和光照,并控制光柵、紋理和像素單元完成后續(xù)的圖形繪制過程,提升整個圖形繪制系統(tǒng)的靈活性。其中光柵部分采用更適合移動設(shè)備的基于區(qū)域分割的渲染架構(gòu),相應(yīng)的片上區(qū)域深度緩存和幀緩存顯著減

3、少外部存儲器訪問,節(jié)省系統(tǒng)的存儲器帶寬資源和功耗。
　　本文經(jīng)過底層軟件編寫的算法仿真驗證以及整個圖形系統(tǒng)的硬件RTL仿真驗證后,使用SOPC設(shè)計方法在FPGA平臺上搭建了包含圖形繪制系統(tǒng)、Nios嵌入式CPU和嵌入式邏輯分析儀等組件。并用自定義的指令集編寫了圖形繪制示例程序的匯編代碼,在FPGA平臺上實現(xiàn)并驗證了整個軟硬件系統(tǒng)。系統(tǒng)工作在125MHz主頻,能在20-25ms內(nèi)繪制出雙線性紋理濾波的近萬個三角形。
　　基于F