PLC并行依賴關系分解的研究.pdf

1、可編程邏輯控制器(Program Logic Controller)始于20世紀70年代，憑借其高可靠性、長壽命、簡單易懂、操作方便等一系列優(yōu)點，在工業(yè)控制領域得到了推廣使用。隨著工業(yè)控制自動化水平的提高，PLC的軟件規(guī)模迅速膨脹，使得PLC無法滿足所有實際應用的性能要求。國內外學者已開始尋找更好的實現(xiàn)PLC實時高速的方法，其中基于FPGA并行架構的超高速可編程控制器的研究成為工業(yè)控制研究領域的熱點。本研究針對PLC梯形圖并行性識別與并

2、行機制實現(xiàn)的問題。從數(shù)據(jù)和控制依賴兩方面建立了梯級間的依賴關系，提出了基于梯形圖依賴關系分解的方法，得出梯級并行執(zhí)行層次。最后通過FPGA實現(xiàn)高速并行PLC。
　　論文工作主要包括以下幾個方面：
　　(1)在詳細分析了傳統(tǒng)PLC工作方式的基礎上，提出了基于FPGA的可編程邏輯控制器總體設計方案，包括硬件平臺、軟件流程、梯形圖到VHDL轉換的并行編譯等各項關鍵的實現(xiàn)技術。
　　(2)對梯形圖進行語義分析，劃分梯形圖梯級間

3、的依賴關系，提出控制依賴(Controldependence)與數(shù)據(jù)依賴(Data dependence)模型，并提出并行依賴關系的分解算法，確定并行執(zhí)行的層次，最終實現(xiàn)PLC程序的并發(fā)執(zhí)行。該分析技術有效地挖掘梯形圖并發(fā)性，建立并發(fā)模型，解決當前國內外只有簡單數(shù)值依賴關系的可編程控制器并行編譯方法與理論的問題。最終建立基于FPGA并行架構可編程控制器編譯方法和理論。
　　(3)FPGA實現(xiàn)并行PLC控制邏輯，需先實現(xiàn)LD-VHD

4、L的轉換。提出了梯形圖到VHDL轉換的橋梁--邏輯表達式。建立AOV圖模型，作為符合IEC61131－3標準梯形圖到邏輯表達式轉換的輔助表示形式，易于向目標代碼轉換，同時給出梯形圖對應的布爾邏輯表達式、定時器/計數(shù)器邏輯表達式和功能塊指令邏輯表達式的轉化算法和例子。
　　(4)提出了PLC特有的循環(huán)掃描執(zhí)行工作方式在FPGA上的實現(xiàn)方法。構建了模擬PLC工作模式的有限狀態(tài)機模型，利用進程實現(xiàn)各個梯級邏輯。利用控制信號的自觸發(fā)變化來

5、控制狀態(tài)的轉換，實現(xiàn)循環(huán)掃描執(zhí)行。同時，本文還給出了其在FPGA中的具體實現(xiàn)代碼。
　　(5)提出了梯形圖布爾邏輯、定時器、計數(shù)器、功能塊的VHDL代碼的自動生成算法，實現(xiàn)邏輯表達式到VHDL的轉換。
　　為了驗證基于PLC并行依賴關系的分解結果在性能和控制邏輯方面的正確性，給出了印刷立體圖硬模的紋理切割實驗，在FPGA實驗平臺上對生成的VHDL語言進行了編譯仿真，實現(xiàn)梯形圖程序在FPGA上的并發(fā)執(zhí)行。最后給出基于FPGA的