

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著鎖相環(huán)技術(shù)在廣播、電視、通信、無(wú)線(xiàn)電及工業(yè)自動(dòng)化等領(lǐng)域中的廣泛應(yīng)用,它已經(jīng)成為高質(zhì)量電子設(shè)備和系統(tǒng)中必不可少的部件。尤其是數(shù)字鎖相環(huán)的出現(xiàn),使鎖相環(huán)的性能大大提高,它的抗干擾性、集成性和外圍電路簡(jiǎn)單等特點(diǎn),解決了若干模擬鎖相環(huán)中無(wú)法解決的問(wèn)題。隨著大規(guī)模集成電路的發(fā)展和應(yīng)用,開(kāi)發(fā)出了真正意義上的新型全數(shù)字鎖相環(huán)(ADPLL)。這種鎖相環(huán)結(jié)構(gòu)完全由數(shù)字電路部件組成,并且具有實(shí)時(shí)處理能力。本論文設(shè)計(jì)了一種基于數(shù)字比例積分(PI)運(yùn)算的全
2、數(shù)字鎖相環(huán)(ADPLL)的結(jié)構(gòu),并且對(duì)該鎖相環(huán)進(jìn)行了電路級(jí)設(shè)計(jì)和仿真分析。論文研究的主要工作如下:
1.深入分析和比較了鎖相環(huán)各部件的結(jié)構(gòu)與性能,提出了基于數(shù)字PI運(yùn)算的全數(shù)字鎖相環(huán)結(jié)構(gòu)設(shè)計(jì)方案;
2.對(duì)全數(shù)字鎖相環(huán)的各部件進(jìn)行了詳細(xì)結(jié)構(gòu)設(shè)計(jì)與電路設(shè)計(jì),并且進(jìn)行了電路仿真;
3.在前述各部件設(shè)計(jì)和仿真的基礎(chǔ)上,進(jìn)行了整體結(jié)構(gòu)設(shè)計(jì)與對(duì)比仿真分析。
理論分析和仿真結(jié)果表明,本論文設(shè)計(jì)的
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 全數(shù)字鎖相環(huán)設(shè)計(jì)
- 全數(shù)字鎖相環(huán)的設(shè)計(jì)
- 智能全數(shù)字鎖相環(huán)的設(shè)計(jì)
- 基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì)與研究.pdf
- 全數(shù)字鎖相環(huán)電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于TDC的全數(shù)字鎖相環(huán)研究與設(shè)計(jì).pdf
- 基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于0.18μmcmos工藝的全數(shù)字鎖相環(huán)設(shè)計(jì)
- 基于游標(biāo)環(huán)形的全數(shù)字鎖相環(huán)研究與設(shè)計(jì).pdf
- 基于線(xiàn)性增強(qiáng)TDC的全數(shù)字鎖相環(huán)設(shè)計(jì).pdf
- 基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)與應(yīng)用.pdf
- 基于FPGA的新型全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 全數(shù)字鎖相環(huán)的vhdl設(shè)計(jì)【文獻(xiàn)綜述】
- 全數(shù)字鎖相環(huán)的vhdl設(shè)計(jì)【開(kāi)題報(bào)告】
- FPGA內(nèi)全數(shù)字延時(shí)鎖相環(huán)的設(shè)計(jì).pdf
- 全數(shù)字鎖相環(huán)的研究與設(shè)計(jì)畢業(yè)設(shè)計(jì)
- 基于時(shí)間數(shù)字轉(zhuǎn)換器的全數(shù)字鎖相環(huán)設(shè)計(jì).pdf
- 基于噪聲分析低抖動(dòng)全數(shù)字鎖相環(huán)設(shè)計(jì).pdf
- 系統(tǒng)芯片中的全數(shù)字鎖相環(huán)設(shè)計(jì).pdf
- 2.4ghzcmos全數(shù)字鎖相環(huán)的研究與設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論