

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著慣性技術(shù)的發(fā)展,光纖陀螺捷聯(lián)慣導(dǎo)系統(tǒng)被廣泛應(yīng)用于海、陸、空、天各種武器平臺(tái)的導(dǎo)航、制導(dǎo)與控制系統(tǒng)中,成為現(xiàn)代武器系統(tǒng)的核心裝置,也是衡量武器現(xiàn)代化程度的重要標(biāo)志。本文針對(duì)光纖陀螺捷聯(lián)慣導(dǎo)系統(tǒng)的關(guān)鍵技術(shù)之一,即系統(tǒng)的硬件平臺(tái)設(shè)計(jì)進(jìn)行了詳細(xì)的研究。當(dāng)前的光纖陀螺捷聯(lián)慣性導(dǎo)航系統(tǒng)硬件平臺(tái)普遍使用DSP+FPGA架構(gòu)的形式,其存在的問題有硬件平臺(tái)擴(kuò)展的芯片較多,設(shè)計(jì)復(fù)雜,作為主處理器的DSP和接口控制的FPGA協(xié)調(diào)難,耦合不夠緊密。
2、 針對(duì)上述問題,本文提出了基于FPGA的光纖陀螺捷聯(lián)慣性導(dǎo)航系統(tǒng)硬件平臺(tái)設(shè)計(jì)方案,采用內(nèi)嵌有PowerPC405硬核處理器的Virtex-4FX20芯片作為系統(tǒng)硬件平臺(tái)的核心,將系統(tǒng)所需的數(shù)據(jù)采集、數(shù)據(jù)處理、接口通信以及數(shù)據(jù)和程序存儲(chǔ)等功能集成于FPGA,構(gòu)建了FPGA的片上系統(tǒng),并且在FPGA芯片內(nèi)為PowerPC405處理器設(shè)計(jì)了浮點(diǎn)運(yùn)算單元,使系統(tǒng)的數(shù)據(jù)處理能力進(jìn)一步加強(qiáng)。本文主要從以下幾個(gè)方面進(jìn)行了設(shè)計(jì)與研究:
3、 (1)通過對(duì)系統(tǒng)需求的分析,設(shè)計(jì)了光纖陀螺捷聯(lián)慣性導(dǎo)航系統(tǒng)的硬件電路。設(shè)計(jì)了光纖陀螺的數(shù)據(jù)接口電路、石英撓性加速度計(jì)的數(shù)據(jù)采集電路、Virtex-4FX20芯片的配置電路、系統(tǒng)的數(shù)據(jù)和程序存儲(chǔ)電路以及硬件平臺(tái)對(duì)外的通信接口電路。
(2)在硬件平臺(tái)設(shè)計(jì)的基礎(chǔ)上,對(duì)作為硬件平臺(tái)核心的FPGA進(jìn)行了片上系統(tǒng)的設(shè)計(jì)。在FPGA內(nèi)部利用其邏輯資源和IP核技術(shù),設(shè)計(jì)了陀螺和加速度計(jì)的采集模塊,定制了存儲(chǔ)和通信接口控制器,重點(diǎn)設(shè)計(jì)了
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 光纖陀螺捷聯(lián)系統(tǒng)硬件平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 光纖陀螺捷聯(lián)慣導(dǎo)系統(tǒng)硬件平臺(tái)的研究與設(shè)計(jì).pdf
- 采用CPCI總線技術(shù)的光纖捷聯(lián)系統(tǒng)硬件平臺(tái)設(shè)計(jì).pdf
- 基于DSP和FPGA的光纖陀螺捷聯(lián)慣導(dǎo)系統(tǒng)的硬件電路研究.pdf
- 光纖捷聯(lián)系統(tǒng)硬件平臺(tái)可靠性測(cè)試方法研究.pdf
- 光纖陀螺捷聯(lián)導(dǎo)航數(shù)據(jù)處理系統(tǒng)軟硬件設(shè)計(jì)與實(shí)現(xiàn).pdf
- 光纖陀螺捷聯(lián)慣導(dǎo)系統(tǒng)硬件電路研究.pdf
- 基于船用光纖陀螺捷聯(lián)系統(tǒng)的傳遞對(duì)準(zhǔn)技術(shù)研究.pdf
- 基于FPGA的諧振式光纖陀螺數(shù)字系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn).pdf
- 基于DSP的車載光纖捷聯(lián)系統(tǒng)的研究與設(shè)計(jì).pdf
- 基于FPGA的光纖陀螺捷聯(lián)慣導(dǎo)的應(yīng)用研究.pdf
- 基于FPGA的網(wǎng)絡(luò)開發(fā)平臺(tái)硬件設(shè)計(jì)與實(shí)現(xiàn).pdf
- 光纖陀螺捷聯(lián)導(dǎo)航系統(tǒng)分析及DSP構(gòu)成的硬件系統(tǒng)設(shè)計(jì).pdf
- 基于DSP的無陀螺捷聯(lián)慣導(dǎo)系統(tǒng)的硬件設(shè)計(jì).pdf
- 基于FPGA的可重構(gòu)計(jì)算硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于OMAP的光纖陀螺導(dǎo)航計(jì)算機(jī)硬件平臺(tái)研究與設(shè)計(jì).pdf
- 基于CPCI的光纖捷聯(lián)系統(tǒng)信號(hào)傳輸卡的設(shè)計(jì)與研究.pdf
- 基于DSP、FPGA閉環(huán)光纖陀螺儀的研究與實(shí)現(xiàn).pdf
- 基于FPGA的樂曲硬件演奏系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于光纖陀螺儀的捷聯(lián)航姿系統(tǒng)研究與設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論