電荷再分配SAR ADC設(shè)計(jì)中高精度的實(shí)現(xiàn).pdf

1、模數(shù)轉(zhuǎn)換器（ADC）是信號處理系統(tǒng)中的關(guān)鍵部件。電荷再分配逐次逼近型模數(shù)轉(zhuǎn)換器（SAR ADC）由于其高性價比在中速、中高分辨率ADC中得到了廣泛的應(yīng)用。然而對于高分辨率電荷再分配SAR ADC，傳統(tǒng)的算法和結(jié)構(gòu)不足以實(shí)現(xiàn)其高精度，必須采取一些特殊的設(shè)計(jì)來真正實(shí)現(xiàn)高分辨率高精度。本文結(jié)合一個16位ADC的設(shè)計(jì)，分析了高精度實(shí)現(xiàn)中的各個瓶頸，并提出了相應(yīng)的解決措施。 算法設(shè)計(jì)上，采用級聯(lián)的電容陣列實(shí)現(xiàn)電荷再分配逐次逼近型結(jié)構(gòu)，一方

2、面電容面積不會過大，另一方面提高了電容的匹配性。但是合理設(shè)計(jì)級聯(lián)結(jié)構(gòu)中的耦合電容值事關(guān)算法實(shí)現(xiàn)的成敗，尤其實(shí)際電路中寄生電容的影響不容忽視，這是實(shí)現(xiàn)高精度的第一個瓶頸。本文提出了根據(jù)寄生電容值對耦合電容值進(jìn)行優(yōu)化的方法，并將該方法應(yīng)用到一個16位電荷再分配逐次逼近型ADC的設(shè)計(jì)中，通過Cadence環(huán)境下的Spectre仿真工具進(jìn)行仿真，驗(yàn)證了該方法的正確性。 電路設(shè)計(jì)中，高精度比較器的設(shè)計(jì)是ADC實(shí)現(xiàn)高精度的第二個瓶頸。本文設(shè)

3、計(jì)了精度為19μV的比較器。通過前置放大級、增益級、鎖存器的組合結(jié)構(gòu)協(xié)調(diào)了增益、帶寬的矛盾，通過輸出失調(diào)存儲解決了比較器的失調(diào)問題，通過噪聲分析及合理的版圖設(shè)計(jì)進(jìn)一步保證了高精度的實(shí)現(xiàn)。通過Cadence環(huán)境下的Spectre仿真工具仿真驗(yàn)證。 電容陣列在整個芯片版圖中占很大比重，它的版圖設(shè)計(jì)無疑是ADC實(shí)現(xiàn)高精度的又一瓶頸。本文分析了電容的系統(tǒng)誤差和隨機(jī)誤差，并提出了版圖優(yōu)化設(shè)計(jì)的方法以盡可能的減小版圖設(shè)計(jì)和生產(chǎn)制造中引起的誤

4、差。 雖然版圖的優(yōu)化設(shè)計(jì)可以減小電容陣列的誤差，但是仍然有些誤差，尤其是生產(chǎn)制造中形成的不可知的隨機(jī)誤差，仍然需要別的措施進(jìn)一步消除。在此，采用自校準(zhǔn)技術(shù)解決這一瓶頸。自校準(zhǔn)技術(shù)是在中測時測得誤差，然后將誤差存儲，在芯片正常工作時，將誤差讀出補(bǔ)償。在文中16位ADC的設(shè)計(jì)中，對高權(quán)位電容陣列及耦合電容進(jìn)行了自校準(zhǔn)，介紹了校準(zhǔn)電路的設(shè)計(jì)。自校準(zhǔn)技術(shù)使得在芯片流片后仍可以對誤差進(jìn)行消除補(bǔ)償，大大減小了芯片的微分、積分非線性誤差。