超低功耗異步電路設(shè)計(jì)研究.pdf

1、異步設(shè)計(jì)與同步設(shè)計(jì)是兩種基本的數(shù)字電路系統(tǒng)實(shí)現(xiàn)方法。異步設(shè)計(jì)和同步設(shè)計(jì)的不同點(diǎn)主要在于如何實(shí)現(xiàn)邏輯硬件系統(tǒng)的協(xié)調(diào)運(yùn)行。異步集成電路采用握手協(xié)議產(chǎn)生各流水線局部時(shí)鐘，取代了同步集成電路中的全局時(shí)鐘，從而很自然的解決了同步集成電路中時(shí)鐘偏移、功耗偏高等問題，并且在可以獲得平均性能的情況下，具有較好的可重用性和魯棒性。目前，異步集成電路設(shè)計(jì)已經(jīng)成為國際上的研究熱點(diǎn)。預(yù)計(jì)異步設(shè)計(jì)方法將會(huì)逐漸替代現(xiàn)有的同步設(shè)計(jì)技術(shù)，成為業(yè)界的主流設(shè)計(jì)方法。隨著工

2、藝進(jìn)入到深亞微米階段，功耗開始成為集成電路設(shè)計(jì)發(fā)展的重要瓶頸之一，特別是隨著特征尺寸的減小，靜態(tài)功耗呈指數(shù)形式上升，CMOS的靜態(tài)功耗已經(jīng)不再是接近零。因此，靜態(tài)功耗不得不引起重視。 論文的主要工作包括：闡述了低功耗優(yōu)化設(shè)計(jì)的研究背景，綜述了國內(nèi)外低功耗技術(shù)在數(shù)字集成電路設(shè)計(jì)中的發(fā)展和現(xiàn)狀。研究了異步系統(tǒng)中的握手協(xié)議、信號(hào)傳輸協(xié)議、數(shù)據(jù)編碼協(xié)議，以及由不同的信號(hào)傳輸協(xié)議和數(shù)據(jù)編碼協(xié)議構(gòu)成的不同的握手協(xié)議實(shí)現(xiàn)方式；分析了異步電路中

3、的延遲問題，建立相應(yīng)的延遲模型，并給出了根據(jù)延遲模型的不同異步電路的分類情況。多閾值CMOS技術(shù)是一種降低電路靜態(tài)功耗的有效方法。Muller C單元是一個(gè)在異步電路中使用比較頻繁的基本元件，觸發(fā)器是異步時(shí)序電路中的存儲(chǔ)單元。論文在介紹基于多閾值CMOS電路設(shè)計(jì)原理的基礎(chǔ)上，利用多閾值CMOS設(shè)計(jì)思想對(duì)CMOS單元門電路進(jìn)行改進(jìn)、設(shè)計(jì)了多閾值C單元和多閾值CMOS單邊沿JK觸發(fā)器，實(shí)現(xiàn)了對(duì)異步電路功能塊Martin加法器晶體管電路的改進(jìn)