低功耗能量可回收絕熱時序電路設(shè)計.pdf

1、目前電子產(chǎn)品的性能不斷提高、復雜性不斷增大，導致了功耗的增加。設(shè)計出輕便耐用的便攜式產(chǎn)品必須采用低功耗技術(shù)。能量可回收電路從改換能量轉(zhuǎn)換的角度來獲得新型低功耗集成電路。其基本原理是采用交流電源直接供電集成電路的方法，通過回收節(jié)點電容的電荷，重復利用電路中的能量，從而實現(xiàn)低功耗設(shè)計。
　　 本文的主要內(nèi)容包括以下幾個部分：
　　 1、介紹了絕熱電路的低功耗理論基礎(chǔ)。在絕熱電路中，當交流電源從峰值下降到0V時，輸出節(jié)點也被置

2、為地，因此絕熱電路難以存儲高電平。本文提出了具有數(shù)據(jù)保持功能的觸發(fā)器，解決了交流電源在低電平時觸發(fā)器狀態(tài)無法保存的問題。采用CPAL（Complementary Pass-transistor Adiabatic Logic）設(shè)計出計數(shù)器電路，并采用功控觸發(fā)器對絕熱電路進行了功控操作，進一步降低了絕熱電路的能耗。通過SPICE模擬驗證表明，與未功控的電路相比，采用了功控策略的電路能耗有明顯降低。
　　 2、設(shè)計了四相CPAL結(jié)構(gòu)

3、10×10計數(shù)器、二相CPAL結(jié)構(gòu)十進制計數(shù)器、接口電路以及輸入輸出緩沖電路的電路圖、版圖。為了研究絕熱電路在實際芯片中的工作情況，對所設(shè)計的絕熱時序電路采用新加坡特許半導體（CharteredSemiconductor）公司0.35μm工藝（簡稱chrt035）進行流片試制。
　　 3、對絕熱芯片進行測試。搭建了測試系統(tǒng)，完成測試PCB板的設(shè)計，并使用FPGA對測試系統(tǒng)的工作狀態(tài)進行控制。經(jīng)實片測試表明，所設(shè)計的絕熱電路具有正